VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

湖南人文科技学院：信息学院电子信息科学与技术专业《单片机原理及应用》实验课程教学大纲

湖南人文科技学院：信息学院电子信息科学与技术专业《单片机原理及应用理论课程》课程教学大纲

湖南人文科技学院：信息学院电子信息科学与技术专业《PCB设计与实践》课程教学大纲

湖南人文科技学院：信息学院电子信息科学与技术专业《JAVA程序设计》课程教学大纲

正交试验方差分析法。试验数据构造模型。方差分析建立的基础参数估计、变差平方和分解公式、自由度分解公式及相应的计算公式

湖南人文科技学院：信息学院电子信息科学与技术专业《集成电路封装与测试技术》课程教学大纲