异步时序逻辑电路的特点及模型 1.同步时序逻辑电路的特点 各触发器的时钟端全部连接在一起,并接在系统时钟端;只有当时钟脉冲到来时,电路的状态才能改变;改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化;状态表中的每个状态都是稳定的

4.1 概述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用PLD实现组合电路 4.5 组合逻辑电路的竞争与冒险

5-1时序电路概述 5-2同步时序电路的分析 5-3同步时序电路的设计 5-4异步时序电路

6.1 时序逻辑电路的特点和描述方法 6.2 同步时序逻辑电路的分析

6.1时序电路概述 6.2同步时序逻辑电路的分析 6.3异步时序电路的分析方法 6.4同步时序电路的设计方法

实验一 逻辑门电路测试之一 实验二 逻辑门电路测试之二 实验三 单稳态电路与无稳态电路 实验四 晶体振荡器 实验五 组合逻辑电路的应用 实验六 计数器和脉宽测量 实验七 同步时序系统设计 实验八 单次同步时序系统设计 实验九 程序控制反馈移位寄存器 实验十 m序列 实验十一 数字锁相环 实验十二 模数与数摸转换 实验十三 可同步时序系统设计仿真 实验十四 程序控制反馈移位寄存器仿真

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）数字逻辑电路实验讲义（图片版）

北京大学：《数字逻辑电路 Digital Circuits》课程习题_数字逻辑电路考试样题（二）

北京大学：《数字逻辑电路 Digital Circuits》课程习题_数字逻辑电路考试样题（二）答案

北京大学：《数字逻辑电路 Digital Circuits》课程习题_数字逻辑电路本科生期末考试试卷样题（一）