一、实验目的 1.学会组合逻辑电路的实验分析及其设计方法。 2.验证半加器、全加器的逻辑功能

7. VHDL代码中的时序逻辑和组合逻辑表达 8. 语句的执行时间问题 （顺序语句 & 并行语句） 9. 基本单元电路的VHDL代码 （三态门，双向缓冲器，计数器，D触发器，译码器……） 11. 复杂代码结构 (子程序; 元件; 块; 包) 12. 属性定义语句 13. 库的使用

一． 4位加法计数器设计 二． 8位数码管显示扫描电路设计 三． 13分频器电路设计

具体描述电路各元件的端口及其连接； 以基本元件为基础逐级构建； 元件：已经定义的电路模块（实体），可以来自标准库中，也 可以是自己或他人以前编译过的实体； 元件的基本要点： 元件名 输入/输出端口特点；

一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能

数字集成电路是用来专门处理数字信号的，各种逻辑门、触发器、存储器等 电路都是数字集成电路。通常，数字信号是二进制信号。数字电路的工作特点是: 电路输出的二进制信号与输入二进制信号有一定的逻辑关系，这个逻辑关系就称 为电路的逻辑函数。 在正常的电压工作范围内，数字信号电压的幅度是被量化了的：某一电压范 围代表二进制状态中的一个状态，另一电压范围则代表了另一个状态。这两个范 围之间是不确定范围，不确定范围应尽可能小，这就使电路完全工作在非线性状 态，如图 3-1 所示

组合逻辑电路设计实例 一、简单门电路 二、加法器 三、编码译码器 四、多路处理器

关于使用同步设计还是异步设计，已有很多讨论。同步电路易于设 计和修改，并且和工艺关系不大，但是它通常不如异步电路效率高，即 占用芯片面积较大。异步设计通常需要有更高的设计技巧和经验

一、实验目的 1．熟悉数字电路实验箱的结构、基本功能和使用方法。 2．掌握 TTL 集成电路的使用规则。 3．掌握 TTL 集成与非门的逻辑功能和主要参数的测试方法

一、 基本概念 1.数字信号的特点 数字信号在时间上和数值上均是离散的。 数字信号在电路中常表现为突变的电压或电流