6.1 利用 555 定时器芯片构成一个鉴幅电路，实现图题 中, UR1=3.2V, UR2=1.6 V。要求画出电路图，并标明电路中相关的参数值

5.1 分析图题 5.1 所示时序电路的逻辑功能，假设电路初态为 000，如果在 CP 的 前六个脉冲内，D 端依次输入数据 1, 0, 1, 0, 0, 1，则电路输出在此六个脉冲 内是如何变化的？

一、实验目的 1．掌握中规模 4 位双向移位寄存器逻辑功能及使用方法。 2．熟悉移位寄存器的应用：实现数据的串行、并行转换和构成环形计数器

3.1-(A⊕B)⊕(C⊕D)奇偶校验器 (b)y-A+B+A+B=a+ab…或功能 3.2(a)y=ab+(+)+D= (b)y=A+AC+BC全加器 Y2=A⊕BC全加器

2.1 有两个TTL与非门G1和G2，测得它们的关门电平分别为: UOFF1=0.8 V, UOFF2=1.1V；开门电平分别为：UON1=1.9V, UON2=1.5 V。它们的输出高电平和低 电平都相等，试判断何者为优（定量说明）。 2.2 试判断图题2.2所示TTL电路能否按各图要求的逻辑关系正常工作？ 若电路的接法有错，则修改电路。 图题 2.2

1.1用真值表证明下列恒等式 (1)⊕B=A⊙B=AB1 (2)A(B⊕C)=AB⊕AC (3)(A+B)(A+C)(B+C)=(a+B)(a+C)

一、实验目的 1．掌握中规模集成译码器、数据选择器的逻辑功能和使用方法。 2．了解译码器的应用。 3．学习用数据选择器构成组合逻辑电路的方法

1.1 逻辑代数的基本运算 1.2 逻辑代数的定律和运算规则 1.3 逻辑函数的代数化简法 1.4 逻辑函数的卡诺图化简法

关于使用同步设计还是异步设计，已有很多讨论。同步电路易于设 计和修改，并且和工艺关系不大，但是它通常不如异步电路效率高，即 占用芯片面积较大。异步设计通常需要有更高的设计技巧和经验

综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式；