在实际应用中,各系统之间的采样率往往是 不同的,例如,在音频范围内,广播系统的 采样率为32kHz,CD唱机的采样率为44.1kHz ,而数字录音带(DAT)的采样率为48kHz 这就需要设计一类数字滤波器,用于将被处 理信号的采样率转换成与相应系统所要求一 致的采样率。多采样率技术还有许多其他的 应用,过采样技术是其中的一个典型应用实 例

例12数字钟设计及显示 设计要求 1、具有时、分、秒,计数及数码管显示功能,以24小时循环计时。 2、具有清零,调节小时、分钟功能

9.1 I/O接口扩展概述 9.1.1 扩展的I/O接口功能 9.1.2 I/O端口的编址 9.1.3 I/O数据的传送方式 9.1.4 I/O接口电路 9.2 AT89S52扩展I/O接口芯片82C55的设计 9.2.1 82C55芯片简介 9.2.2 工作方式选择控制字及端口PC置位/复位控制字 9.2.3 82C55的3种工作方式 9.2.4 单片机扩展82C55的接口设计 9.2.5 AT89S52扩展82C55的应用举例 9.3 利用74LSTTL电路扩展并行I/O口 9.4 用AT89S52单片机的串行口扩展并行口 9.4.1 用74LS165扩展并行输入口 9.4.2 用74LS164扩展并行输出口 9.5 用I/O口控制的声音报警接口 9.5.1 蜂鸣音报警接口 9.5.2 音乐报警接口

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少

10.1 Introduction 10.2 Pipeline interleaving in digital filters 10.3.1 Pipelining for 1st-Order IIR Filters 10.3.2 Look-Ahead Pipelining with Power-of-2 Decomposition 10.3.3 Look-Ahead Pipelining with General Decomposition 10.4 Pipelining in Higher-order IIR Digital Filters 10.5 Parallel Processing in IIR Filters

13.1 Introduction 13.2 Parallel Multipliers 13.3 Interleaved Floor-Plan and Bit-Plane-Based Digital Filters 13.4 Bit-Serial Multipliers 13.5 Bit-Serial Filter 13.6 Canonic Signed Digit Arithmetic

11.1 Introduction 11.2.1 Scaling Operation 11.2.2 Round-off Noise 11.3 State Variable Description of Digital Filters 11.4 Scaling and Round-off Noise Computation 11.6 Round-off Noise Computation Using State Variable Description 11.7 Slow-Down, Retiming, and Pipelining

4.1 Introduction 4.2.1 Quantitative description 4.2.2 Properties of retiming 4.3 Solving systems inequalities 4.4 Retiming techniques 4.4.1 Cutset retiming and pipelining 4.4.2 Clock period minimization 4.4.3 register minimization

3.5.1 基本原理 3.5.2 传感器的形式 3.5.3 参数选取的基本原则 3.5.4 压磁传感器的误差

3.2.1 变隙式差动变压器 3.2.2 螺线管式差动变压器 3.2.3 差动变压器应用