点击切换搜索课件文库搜索结果(10335)
文档格式:PPT 文档大小:18.32MB 文档页数:39
基础的高程控制 一、基础的高程控制 二、建筑物轴线放样后,按照基础平面图的设计尺寸,在地面放出石灰线的位置上进行开挖
文档格式:PPT 文档大小:440.5KB 文档页数:33
一、分析员面临的问题 1、分析人员面临不同的环境 2、分析人员与用户沟通 3、需求不断变化 4、分析设计工作量庞大
文档格式:PDF 文档大小:3MB 文档页数:76
FPGA Design Method Design flow & tools Deign Model of Verilog HDL Design style of Verilog HDL Design Examples • RTL level design • Components of Datapath • Components of Controller
文档格式:PDF 文档大小:6.17MB 文档页数:164
Digital Signal Processing • Signal & System • DSP system • Description for DSP FIR Filter Design & Implement • Digital Filter • Specification Design • Hardware Implementation Some Examples • Digital Down Converter • Central Processing Unit
文档格式:PDF 文档大小:3.1MB 文档页数:69
 了解验证、 模拟和仿真的含义  理解验证、 模拟和仿真的异同  学会建立test bench  掌握功能模拟的常用方法  掌握故障模拟的常用方法
文档格式:PDF 文档大小:1.73MB 文档页数:50
 掌握组合电路的测试生成  代数法 异或法 布尔差分法  算法D算法 PODEM算法 FAN算法 其他  时序电路的测试生成  可测性方法(不具体要求)
文档格式:PDF 文档大小:3.75MB 文档页数:79
① 动机 ② 针床测试仪 ③ 边界扫描测试基本原理 ④ 基本扫描单元 ⑤ 测试访问端口 (TAP) 控制器 ⑥ 边界扫描指令 ⑦ BSDL语言
文档格式:PPT 文档大小:1.48MB 文档页数:48
4.1 概述 4.2 组合逻辑电路的分析与设计方法 4.3 常用组合逻辑电路部件 4.4 组合逻辑电路中的竞争-冒险
文档格式:PDF 文档大小:2.77MB 文档页数:80
Verilog for Verification • Testbench anatomy • Behavioral modeling for Testbench • Some examples Timing specification • Delay model • Timing verification • Pipeline technology Design For Test (DFT) Test vs. Verification Build In Self Test (BIST) Scan and Boundary Scan
文档格式:PPT 文档大小:79KB 文档页数:5
“建筑设备工程”是一门专业技术课。学习 本课程的目的在于掌握建筑设备的基本知识, 了解各种建筑设备的工作原理、各种设备系统 的特点和工程设计计算的有关知识
首页上页622623624625626627628629下页末页
热门关键字
搜索一下,找到相关课件或文库资源 10335 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有