4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 半加器与全加器 4.5 集成组合电路的扩展

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案15 6．1 时序逻辑电路的特点和逻辑功能的描述 6．2 时序逻辑电路的分析方法

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案12 4．3 组合逻辑电路的设计方法 4．4 组合逻辑电路中的竞争-冒险现象 5．1 SR 锁存器

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案9 4．1 组合逻辑电路的特点和分析方法 4．2 常用的组合逻辑电路 4．2．2 编码器

电子技术（模拟、数字电子技术）_第16章 基本放大电路（3/5）

6.2.4 调频波的解调方法与电路 6.2.4.1 解调方法 6.2.4.2 频率解调器的技术指标 6.2.4.3 频率解调器电路 6.2.4.4 与频率解调器配合使用的限幅器 6.2.5 数字信号的相位调制 6.2.5.1 数字调相信号的特点 6.2.5.2 两相调相信号的解调

电子技术（模拟、数字电子技术）_第16章 基本放大电路（5/5）

电子技术（模拟、数字电子技术）_第16章 基本放大电路（复习）

6.1 概述 6.2 时序逻辑电路的分析 6.3 时序逻辑电路的设计 6.4 常用时序逻辑电路