综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式；

VHDL 允许用户自行定义类型； 自定义类型的元素实际上全部来自预定义类型； 用户定义类型必须在使用以前进行类型说明； （在结构体、函数、过程、进程的说明部分进行说明） 最常用的用户定义类型形式为：

一、COMPONENT语句 二、COMPONENT_INSTANT语句

基本门电路的设计（采用数据流设计 ） 基本门电路表达简单逻辑关系，采用简单的赋值语句就能方 便地实现；没有必要采用更复杂的结构

并行语句 顺序语句 体现电路硬件的特点：各元件/信号相互影响，同时发生变化 体现设计人员的思路：现象的因果关系、局部与整体的关系 并行语句 模拟结构体中电路硬件的变化特点

根据逻辑条件的判断构成程序分支结构 if 布尔表达式 then 顺序语句 end if； 当布尔表达式为 true 时， 执行 then 后面的顺序语句；

3-1 阅读下面程序（S3-1.C），说明该程序的功能，写出执行过程及结果

一、实验目的 掌握 C 程序函数的定义和调用方法，学会编写通用程序模块，掌握程序设计的基本方法并编写出具有清晰模块结构的 C 程序

客观世界是由许多具体的事物、抽象的概念、规则等组成的， 我们将任何感兴趣或要加以研究的事、物、概念统称为对象 （Object）。每个对象都有各自的内部状态和运动规律，不 同对象之间通过消息传送进行相互作用和联系就构成了各种 不同的系统。面向传统的结构化方法强调的是功能抽象和模 块化，每个模块都是一个过程

面向用户的观点； 严格区分工作阶段，每个阶段有明确的任务和应得到的成果； 按照系统的观点，自顶向下地完成系统的研制工作； 充分考虑变化的情况； 工作成果文献化、标准化