VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）节能调度的目标与算法设计_楼茜_拓展论文写作体会

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）电动汽车的有序充放电方法设计_张德泽_拓展论文写作体会

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）电动汽车的有序充放电方法设计_张德泽 电动汽车的有序充放电

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）励磁系统整流电路的MATLAB仿真设计_罗翔_拓展论文写作体会

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）功角测量方案设计_景天功角测量方法设计

上海交通大学：《电力系统自动化》课程教学资源（优秀拓展论文）CIM与数据库设计_王宸_拓展论文写作体会

Very high speed integrated circuit Hardware Description Language (VHDL) – is an industry standard hardware description language – description the hardware in language instead of graphic

上海交通大学：《形象思维与工程语言》教学资源_教学课件_Lec04_课程设计