6．1 鉴幅电路如图所示。其中 UDD = 4.8V

5.1 电路的输出在前六个脉冲内的变化如图 K5.1 所示

4.1 输出波形如图题 K4.1 所示。 图题 K 4.1

3.1-(A⊕B)⊕(C⊕D)奇偶校验器 (b)y-A+B+A+B=a+ab…或功能 3.2(a)y=ab+(+)+D= (b)y=A+AC+BC全加器 Y2=A⊕BC全加器

.1 G2 2.2 （a）错，R 应接电源 （b）错，R 应接地 （c） 错，门电路应选

1.3 (1)AB (2)c (3)c+B (4)0

一、实验目的 1．掌握中规模集成译码器、数据选择器的逻辑功能和使用方法。 2．了解译码器的应用。 3．学习用数据选择器构成组合逻辑电路的方法

一、实验目的 1．熟悉 555 型集成时基电路结构、工作原理及其特点。 2．掌握 555 型集成时基电路的基本应用

一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能

一、实验目的 1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。 2、掌握各种 TTL 门电路的逻辑功能