第一节 寄存器 第二节 计数器 第三节 一般时序电路

4.5.1 PLD的结构、表示方法及分类 4.5.2 组合逻辑电路的PLD实现

《数字电子技术》课程PPT教学课件课件（电类）第04章 组合逻辑电路 4.2 组合逻辑电路的设计

《数字电子技术》课程PPT教学课件课件（电类）第04章 组合逻辑电路 4.1 组合逻辑电路的分析

4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 半加器与全加器 4.5 集成组合电路的扩展

6.1 概述 6.2 555定时器 6.3 555定时器的基本应用电路

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案9 4．1 组合逻辑电路的特点和分析方法 4．2 常用的组合逻辑电路 4．2．2 编码器

6.5.1 寄存器和移位寄存器 6.5.2 计数器

《数字电子技术》课程PPT教学课件课件（电类）第06章 时序逻辑电路的分析与设计 6.4 异步时序逻辑电路的分析

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用