1、利用锁相环路实现解调。有关这种解调方法的内容将在 第7章锁相环路中讨论。 2、利用调频波的过零信息实现解调。因为调频波的频率是 随调制信号变化的,所以它们在相同的时间间隔内过零点的 数目将不同。当瞬时频率高时,过零点的数目就多,瞬时频 率低时,过零点的数目就少。利用调频波的这个特点,可以 实现解调。例如BE1调制度测量仪

正弦波的瞬时频率或瞬时相位随调制信号变化的调制,统称为角度调制。 如果是瞬时频率随调制信号线性变化,称为频率调制。 如果是瞬时相位随调制信号线性变化,则称为相位调制

7-1 锁相环路概述 7-2 锁相环路基本工作原理 7-3 锁相环路分析 7-5 频率合成 7-4 锁相环路的应用

从传输信息的角度看,载波分量是多余的,而且它还占去了 调幅波总功率的一半以上,这对充分利用发射机功率不利。 由于载波分量的存在,有时还会对其它信号形成干扰 从传输信号的角度看,它所占的带宽多一半是多余的,这对 节省频率资源不利

2.2 半导体二极管和三极管的开关特性 2.2.1 半导体基本知识 2.2.2 PN结的形成及特性 2.2.3 半导体二极管 2.2.4 特殊二极管 2.2.5 半导体三极管——双极型三极管 2.2.6 MOS场效应管 本征半导体与本征激发 MOS管的基本开关电路

数字量与模拟量 数字信号与模拟信号 十进制、二进制、八进制、十六进制及不同数制之间的相互转换 原码、反码和补码的概念及补码运算 十进制代码、格雷码和ASCII码 考试要求： 1、掌握不同数制之间的相互转换； 2、了解二进制算术运算特点、方法； 3、了解8421码（BCD码）的概念和特点

二进制数字调制系统的抗噪声性能 二进制数字调制系统的性能比较 多进制数字调制原理 多进制数字调制系统的抗噪声性能

5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 5.7 触发器的动态特性

8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

6.1 概述 6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路 6.5 时序逻辑电路中的竞争-冒险现象