一、EDA（Electronic Design Automation） 二、ASIC（Application Specific Integrated Circuit） 三、FPGA（Field Programmable Gate-Array） 四、CPLD（Complex Programmable Logic Device） 五、SOC（System On a Chip）

VHDL与其他软件编程语言一样，对标志 符和数据格式等具有详细的规定。 在编写VHDL程序时必须完全遵守这些规 定

Combinatorial Logic Combinatorial Logic if – Outputs at a specified time are a function only of the inputs at that time e.g. decoders, multiplexers and adders Output change instantly when input change

第一节 逻辑仿真 第二节 电路综合

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

第一节 VHDL编程方法 第二节 定时建模的方法 第三节 用错误检查提高建模准确性 第四节 提高仿真性能建模 第五节 对逻辑操作查表 第六节 Process语句—避免无限循环 第七节 用VHDL做仿真激励

第一节 数据类型定义 第二节 提取对象的信息

TEXTIO是文本输入输出包集合,该 包中含有对文本文件进行读写的过 程和函数。 输入输出的文本文件均为ASCII码 文件。 TEXTIO按行对文件处理，以回车、 换行符作为行结束

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法