6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达

5.4.1 D触发器 5.4.2 JK触发器 5.4.3 SR触发器 5.4.4 D触发器功能的转换 5.4.2 T触发器

5.2.1 SR锁存器 5.2.2 D锁存器

《数字电子技术》课程试卷习题（自我检测）第7章 DA与AD转换电路

4.5.1 PLD的结构、表示方法及分类 4.5.2 组合逻辑电路的PLD实现

《数字电子技术》课程PPT教学课件课件（电类）第04章 组合逻辑电路 4.2 组合逻辑电路的设计

《数字电子技术》课程PPT教学课件课件（电类）第04章 组合逻辑电路 4.1 组合逻辑电路的分析

3.6.1 各种门电路之间的接口问题 3.6.2 门电路带负载时的接口问题

3.5.1 正负逻辑问题 3.5.2 基本逻辑门的等效符号及其应用

Karnaugh maps It is a matrix of squares. each square represent a minterm or maxterm from a Boolean equaTion N-variable karnaugh map have 2 squares The binary numeral on the sides of k-map is the variable coordinates