4.3 分析图4.3电路的逻辑功能 4.4 解:列真值表

例一：下图电路中74157是四位二选一,其输 出端的逻辑表达式为Y=E(A D0+AD1 ),7485是 四位数字比较器

南京邮电大学：《数字电路与系统设计》课程教学资源（PPT课件讲稿）第四章 组合逻辑电路（2/4）

用预置数法构成M的计数器时,通常采用置最小 数法,利用MSI计数器的进位输出端QCC作为预置控 制信号接置数端上

1.数字逻辑电路分为组合电路与时序电路两类. 2.时序电路由组合电路和存储电路两部分构成

1.寄存器特点：存数方便，容量小，一旦掉电，存放的数据即丢失。 2.寄存单元

为了克服RSFF的不定状态,引入D､JK､T和 T’四种形式的钟控四门触发器。但四门FF由于 存在着严重的空翻问题，而不能在实际中应用。 为了既解决同步问题又能防止空翻现象， 于是引出主从FF和边沿FF

二､RSFF (主从RSFF) 1､电路结构

一、触发器概念 有一个或多个输入，两个互反的输出（Q和Q），具有两个稳态，能存储一个0或1的基本单元电路。通常用Q端的状态代表触发器的状态

一、CMOS DEF 1.电路结构