点击切换搜索课件文库搜索结果(72444)
文档格式:PDF 文档大小:246.8KB 文档页数:28
Computational geometry Algorithms for solving geometric problems in 2D and higher Fundamental objects: o point line segment
文档格式:PDF 文档大小:251.95KB 文档页数:29
Balanced search trees Balanced search tree a search-tree data structure for which a height of o(g n)is guaranteed when implementing a dynamic set of n items
文档格式:PDF 文档大小:145.78KB 文档页数:19
a weakness of hashing Problem: For any hash function h, a set of keys exists that can cause the average access time of a hash table to skyrocket An adversary can pick all keys from tkeU: h(k)=i for some slot i IDEA Choose the hash function at random independently of the keys
文档格式:PDF 文档大小:321.33KB 文档页数:30
Order statistics Select the ith smallest of n elements(the element with rank i i=l: minimum, .i=n: marimum, i=L(n+1)/2]or[(n+1)/2 median Naive algorithm: Sort and index ith element Worst-case running time =o(n Ig n)+o(1 o(nIg n using merge sort or heapsort(not quicksort) c 2001 by Charles E Leiserson
文档格式:PDF 文档大小:247.06KB 文档页数:47
Quicksort Proposed by C. A.R. Hoare in 1962 Divide-and-conquer algorithm Sorts“ in place”( like insertion sort, but not like merge sort Very practical(with tuning)
文档格式:PDF 文档大小:154.55KB 文档页数:29
Solving recurrences The analysis of merge sort from Lecture I required us to solve a recurrence Recurrences are like solving integrals erential equations, etc o Learn a few tricks Lecture 3: Applications of recurrences
文档格式:PDF 文档大小:28.41KB 文档页数:2
实验二波形输入与仿真实现 一、实验目的:通过本次实验掌握波形输入法制作元件的过程,掌握实验箱中时钟和扬声器的具体使用方法以及任意模值计数器的设计方法。 二、实验要求: 1、利用波开输入法设计非门电路模块。 2、利用VHDL语言输入方法设计数据选择器(参考二选一数据选择器程序),编译、定义引脚并下载到实验箱中验证
文档格式:PDF 文档大小:898.33KB 文档页数:17
附录GW48EDA系统使用说明 第一节GW48教学实验系统原理与使用介绍 GW48系统使用注意事项 a:闲置不用GW48EDA系统时,关闭电源,拔下电源插头! b:EDA软件安装方法可参见光盘中相应目录中的中文 README. TXT:详细使用方法可
文档格式:PDF 文档大小:34.06KB 文档页数:3
实验五AD采样电路设计 一、实验目的:通过本次实验掌握用VHDL语言设计程序能够通过时序对ADC0809器件进行控制并进行采集、输出。 二、实验要求: 1、了解并掌握ADC0809的工作原理。 2、编写相应的程序实现对ADC0809的控制
文档格式:PDF 文档大小:31.29KB 文档页数:4
实验三序列信号发生器与序列信号检测器的设计 一、实验目的:用VHDL语言实现序列信号发生器和检测器的设计,并对其进行仿真和硬件测试。 二、实验要求: 1、利用VHDL语言设计一个8位任意序列的序列发生器,编译定义引脚并下载到实验箱中进行验证。 2、利用VHDL语言设计一个8位任意序列的序检测器,显示检测值,编译定义引脚并下载到实验箱中进行验证
首页上页978979980981982983984985下页末页
热门关键字
搜索一下,找到相关课件或文库资源 72444 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有