4.19 解: 设计思路:用同余的概念,也就是说 (0011)余3BCD → (0000)8421BCD

本章主要介绍二部分内容:

上面介绍了动态显示电路

南京邮电大学：《数字电路与系统设计》课程教学资源（PPT课件讲稿）第四章 组合逻辑电路（4/4）竞争和冒险

4.3 分析图4.3电路的逻辑功能 4.4 解:列真值表

一、数制 二､数制转换

《模拟与数字电路实验》参考资料：元件和实验系统_数字电路FPGA实验_数字电路 FPGA 实验讲义 Quartus II 使用说明

一、组合逻辑电路的实验 1、电路设计 例一：设计一个由与非门或数据选择器或 3/8 译码器组成的裁判表决电路， 该电路有如下功能：有 A、B、C 三名裁判，其中 A 为主裁判，B、C 为副裁判

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点

一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能