80° 第二章CPU的内部结构 XIDAN Y 教师:至晓甜 Email:xtwang@mail,xidian.edu.cn
第二章 CPU 的内部结构 教师：王晓甜 Email：xtwang@mail.xidian.edu.cn
x1D1 A N UN IV I日g4T 综述一什么是微型计算机系统 内存 外设1 外存1 CPU 外设2 外存2 外设3 总线 系统软件 O接口电路 应用软件 xtwang@mailxidian.edu.cn
xtwang@mail.xidian.edu.cn 综述—什么是微型计算机系统 CPU 内存 外设1 外存1 外存2 外设2 外设3 总线 I/O接口电路 系统软件 应用软件
x1D1 A N UN IV I日g4T 综述一什么是微型计算机系统 以cPU为核心,采用总线结构,在总线 上配置一定容量的存储器和一定数目的外部 设备,结合软件系统程序实现相应的功能。 存储器和外设与cPU之间的数据交换管 理通过在总线上搭建相应的O接口电路实现。 xtwang@mailxidian.edu.cn
xtwang@mail.xidian.edu.cn 综述—什么是微型计算机系统 以CPU为核心，采用总线结构，在总线 上配置一定容量的存储器和一定数目的外部 设备，结合软件系统程序实现相应的功能。 存储器和外设与CPU之间的数据交换管 理通过在总线上搭建相应的I/O接口电路实现
x1D1 A N UN IV I日g4T 综述一什么是微型计算机系统 中央处理器y运算器 主机 控制器 主存储器 硬件 输入设备 外部设备输出设备 外存储器 计算机系统 操作系统 系统软编译程序 数据库管理系统 软件 文本编辑程序 应用软件 个完整的计算机系统的组成 xtwang@mailxidian.edu.cn
综述—什么是微型计算机系统 xtwang@mail.xidian.edu.cn
历虐毛子技大 x1D1 A N UN IV I日g4T 15555 冯诺依曼计算机结构 运算器 反馈信息 数 数 据 据 操作命令 程序和数据匚输入设备 存储器 输出设备 结果 控制信号 控↑地指 控请 制址令 制 求信 控制器 号号 请求信号 图2一2表明,程序和数据通过输入设备送入到存储器中;程序被启动执行时,控制器输出 地址及控制信号,并从相应的存储单元中取出指令送到控制器中进行识别,分析该指令执行什 么运算或操作,然后控制器根据指令含义发出操作命令。例如,将某存储单元中存放的数据取 出并送往运算器进行运算,再把运算结釆送回存储器的指定单元中;当指定的运算或操作完成 后,将结果通过输出设备送出。 xLwangwnansxulanlaeuu.nl
冯.诺依曼计算机结构 xtwang@mail.xidian.edu.cn
x1D1 A N UN IV I日g4T 什么是CPU 通常将运算器和控制器合称为中央处理器( Central Processing Unit.CPU。CPU和存 储器一起构成计算机的主机部分,而将输入设备和输岀设备称为外围设备。在微型计算机中, 往往把(PU制作在一块大规模集成电路芯片上,称为微处理器( Microprocessor)。 1978年: Intel8086 1979:ntel8088 16位数据线,20位地址线,5MHz 世界上第一台PC机的cPU 16位微处理器·数据线为8位,其余与8086相同 寻址空间为1MB 采用流水线结构, 有6个字节的指 令队列 29000个晶体管 Intel 8086 Intel 8088 xtwang@mailxidian.edu.cn
什么是CPU xtwang@mail.xidian.edu.cn Intel 8086 1978年：Intel 8086 • 16位微处理器 • 寻址空间为1MB • 采用流水线结构， 有6个字节的指 令队列 • 29000个晶体管 1979：Intel 8088 世界上第一台PC机的CPU Intel 8088 • 数据线为8位，其余与8086相同 • 16位数据线，20位地址线,5MHz
x1D1 A N UN IV I日g4T cPU的任务和内部结构 cPU完成的任务 CPU 制器 1.进 2.接心 地址寄存器 3发递完成指令的读入 指令寄存器(IR) 4.寄存、译码和执行 指令译码器(ID) 5.能对 控制逻辑部件 数据寄存器 指令 堆栈指示器(SP) 6 状态寄存器(PsW 7 管理CPU与外界联 系的输入输出操作 16位 ALU xtwang@mailxidian.edu.cn
CPU的任务和内部结构 xtwang@mail.xidian.edu.cn I/O控制逻辑 16位 ALU 控制器 工作寄存器 CPU 程序计数器（PC） 指令寄存器（IR） 指令译码器（ID） 控 制 逻 辑 部 件 堆栈指示器（SP） 状态寄存器（PSW） 地址寄存器 数据寄存器 ┆ ┆ 1. 进行算术和逻辑运算； 2. 接收存储器和I/O接口来的数据 3. 发送数据给存储器和I/O接口 4. 可以暂存少量数据； 5. 能对指令进行寄存、译码并执行 指令所规定的操作； 6. 能提供整个系统所需的定时和控 制信号； 7. 可响应I/O设备发出的中断请求。 CPU完成的任务 算数运算单元， 完成几乎所有 的算数和逻辑 运算 暂存地址、操作数 和中间结果 距离CPU最近的 “存储器” 在CPU内部，最快 管理CPU与外界联 系的输入输出操作 完成指令的读入、 寄存、译码和执行
x1D1 A N UN IV I日g4T cPU的功能结构 总线接口单元(BIU) 两个模块 执行单元(EU) B|U( Bus Interface Unit):主要完成cPU与存储器和O之间的信息 传递,在指令执行过程中主要负责从存贮器指定区域取出指令并将取 出的指令送指令队列寄存器中排队 EU( Execution Unit):从指令队列获取指令,译码产生控制信号, 执行指令规定的算术/逻辑运算操作 xtwang@mailxidian.edu.cn
CPU的功能结构 xtwang@mail.xidian.edu.cn 执行单元(EU) 总线接口单元(BIU) 两个模块 BIU (Bus Interface Unit): 主要完成CPU与存储器和I/O之间的信息 传递，在指令执行过程中主要负责从存贮器指定区域取出指令并将取 出的指令送指令队列寄存器中排队 EU (Execution Unit): 从指令队列获取指令，译码产生控制信号， 执行指令规定的算术/逻辑运算操作
x1D1 A N UN IV I日g4T 15555 cPU的功能结构 物理地 地址总线 AH AL AX 址形成 (20位) 通用寄存器 BH BLBX 逻辑1 CH CL CX DH DL DX 数据总线 SP (16位) B CS DI D 808 ALU数据总线 线 内部寄存器 (16位) 总线 暂存器 控制→ 电路 EU 12345 控制器 (8位) 标志 执行单元(EU) 指令队列总线接口单元(BU) xtwang@mailxidian.edu.cn
CPU的功能结构 xtwang@mail.xidian.edu.cn 总线 控制 电路 EU 控制器 标 志 暂存器 通 用 寄 存 器 ALU数据总线 地址总线 数据总线 执行单元（EU） 总线接口单元（BIU） （16位） （20位） （8 位） （16位） 16位 ALU S S D S E S I P C S 内部寄存器 B H B L A H A L D H D L S P B P C H C L D I S I 8 0 8 6 总 线 物理地 址形成 逻辑 1 2 3 4 5 6 AX BX DX CX 指令队列
历毛孑拌大 x1D1 A N UN IV I日g4T cPU的功能结构 为什么要分为这B|和EU 两个独立的逻辑部件? 独立、并行执行,协作完成任务 如何实现这样的机制? 指令队列 BU取指令取指令取指令取指令取指令取数据取指令 EU等待执行 执行执行 执行 执行 xtwang@mailxidian.edu.cn
CPU的功能结构 xtwang@mail.xidian.edu.cn 为什么要分为这BIU和EU 两个独立的逻辑部件？ 独立、并行执行，协作完成任务 如何实现这样的机制？ 指令队列