第六章并行处理机和相联处理机 6.1并行处理机原理 6.1.1并行处理机构形与特点 1.并行处理机的基本构形 分类及依据 依据:存储器的组成方式 分类:分布式存储器并行处理机 集中式存储器并行处理机
第六章 并行处理机和相联处理机 6.1 并行处理机原理 6.1.1 并行处理机构形与特点 1.并行处理机的基本构形 ➢ 分类及依据 依据: 存储器的组成方式 分类: 分布式存储器并行处理机 集中式存储器并行处理机
控制 控制 控制 SC CU 接口 PE1….PE 数据总线 ICN PEM.PEM …|PEMs 控 制 MMo MM PE。PE1 …|PEN-1 1/O-CH 控制总线 ICN 1/0 图6.1具有分布式存贮器的并行处理机构形 图6.2具有集中式共享存贮器 的并行处理机构形
1.并行处理机的基本构形 >分布式存储器并行处理机 组成阵列处理单元PEo-PEN1 局部存储器:PEMo-PEMN1 控制部件cU( Control unit 主存储器CUM 管理计算机Sc( Superviso Computer 互连网络IcN( nterconnection network 外部设备与接口 实例: ILLIACⅣ,MP,DAP
1.并行处理机的基本构形 ➢分布式存储器并行处理机 组成: 阵列处理单元PE0 - PEN-1 局部存储器: PEM0 - PEMN-1 控制部件CU (Control Unit) 主存储器CUM 管理计算机SC(Supervisory Computer) 互连网络ICN (Interconnection Network) 外部设备与接口 实例: ILLIAC Ⅳ, MPP, DAP
1.并行处理机的基本构形 >集中式共享存储器并行处理机 组成阵列处理单元PE0-PEN1 多存储体存储器: MM- MM1 控制部件cU( Control unit) 管理计算机SC( Supervisory Computer 互连网络 ICN (Interconnection Network 外部设备与接口 实例:BSP
1.并行处理机的基本构形 ➢ 集中式共享存储器并行处理机 组成: 阵列处理单元 PE0 - PEN-1 多存储体存储器: MM0 - MMK-1 控制部件CU (Control Unit) 管理计算机SC (Supervisory Computer) 互连网络ICN (Interconnection Network) 外部设备与接口 实例: BSP
2并行处理机的特点 资源重复的SMD型计算机 互连网络 结构灵活,性能高于流水线处理机 与并行算法密切相关 专用性的特殊要求及结构 向量处理与标量处理的关系
2.并行处理机的特点 ➢ 资源重复的SIMD型计算机 ➢ 互连网络 ➢ 结构灵活,性能高于流水线处理机 ➢ 与并行算法密切相关 ➢ 专用性的特殊要求及结构 向量处理与标量处理的关系
6.1.2并行处理机的算法 1. ILLIACⅣ的处理单元阵列结构 >阵列的构成 PU的组成、功能及操作特点 PU之间的连接通路 结构:闭合螺线( Closed spira)结构 特点PU间的最短路径不超过7步 般情况:当N=N·N时,任意两个处理 单元之间的最短距离不会超过N-
6.1.2 并行处理机的算法 1.ILLIAC Ⅳ的处理单元阵列结构 ➢ 阵列的构成 ➢ PU的组成、功能及操作特点 ➢ PU之间的连接通路 结构:闭合螺线(Closed Spiral)结构 特点: PU间的最短路径不超过7步 一般情况: 当N=N½•N½时, 任意两个处理 单元之间的最短距离不会超过N½-1步
PU56 PU57 PU63 PU63 PU8 PUO PUI PUT PUZ PU16 PUb PU9 PU15 PU47 PU56 PU48 PU49 PUS PU55 PUO PU56 PU57 PU63 PUO PUl PUt
PU0 PU8 PU9 PU15 PU7 PU56 PU57 PU63 PU1 PU48 PU49 PU55 PU56 PU57 PU63 PU63 PU7 PU47 PU55 PU8 PU16 PU56 PU0 PU0 PU1 PU7
6.1.2并行处理机的算法 2并行处理机的算法 有限差分问题 矩阵加 矩阵乘 累加和
6.1.2 并行处理机的算法 2.并行处理机的算法 ➢ 有限差分问题 ➢ 矩阵加 ➢ 矩阵乘 ➢ 累加和
有限差分问题描述与解决 中的二阶偏导数表示为差分形式: aU. U(x +h, y)-20(x, y)+U(x-h, y) aU U(, y+h)=2U(x, y)+U(r, y-h 并代入原方程,即可得有限差分计算公式 U(x,v=U(+h, y)+U(, y+h)+U(r-h,y)+U(x,y-h) 4 式中,(x,y)为网格点坐标,h为网格点的间距
有限差分问题描述与解决
矩阵加 LDA ALPHA ;全部(a)由PEM送PE的累加器RGA ADRN ALPHA+1;全部(a+1)与(RGA)进行浮点规舍加,结果送RGA STA ALPHA+2;全部(RGA)由PE送PEM的a+2单元 这里,0≤63。 aA(0,0) A(0,1) A(7,7) a+1B(0,0) (0,)1 B(7,7) a+2c(0,0) C(0,1) c(,) PEMo PEM 图64矩阵相加的存贮器分配举例)1 PEM
矩阵加
