第四章存储器 41概述 4,2主存储器 43高速缓冲存储器 44辅助存储器
第四章 存 储 器 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器
4.2主存储器 、概述 1.主存的基本组成 读写电路 数据总线 存储体 MDR 驱动器 控制电路 译码器 读写 MAR 1地址总线
4.2 主存储器 一、概述 1. 主存的基本组成 存储体 驱动器 译码器 MAR 控制电路 读 写 电 路 MDR . . . . . . . . . . . . . . . . . . . . 地址总线 数据总线 读 写
2.主存和CPU的联系 4.2 数据总线 MDR CPU 读写 主存 地址总线 MAR
2. 主存和 CPU 的联系 MDR MAR CPU 主 存 读 数据总线 地址总线 写 4.2
3.主存中存储单元地址的分配 4.2 高位字节地址为字地址 低位字节地址为字地址 字地址 字节地址 字地址字节地址 2|3 048 0—4—8 1—5-9 67 0-2-4 1011 3-5 设地址线24根按字节寻址224-=16M 若字长为16位按字寻址 8 M 若字长为32位按字寻址 4 M
高位字节 地址为字地址 低位字节 地址为字地址 设地址线 24 根 按 字节 寻址 若字长为 16 位 按 字 寻址 若字长为 32 位 按 字 寻址 字地址 字节地址 8 9 10 11 4 5 6 7 0 1 2 3 8 4 0 字节地址 字地址 5 4 3 2 1 0 4 2 0 3. 主存中存储单元地址的分配 4.2 2 24 = 16 M 8 M 4 M
4.主存的技术指标 4.2 (1)存储容量主存存放二进制代码的总数量 (2)存储速度 存取时间存储器的访问时间 读出时间写入时间 存取周期连续两次独立的存储器操作 (读或写)所需的最小间隔时间 读周期写周期 (3)存储器的带宽位秒
(2) 存储速度 4. 主存的技术指标 (1) 存储容量 (3) 存储器的带宽 主存 存放二进制代码的总数量 读出时间 写入时间 • 存取时间 存储器的 访问时间 • 存取周期 读周期 写周期 连续两次独立的存储器操作 （读或写）所需的 最小间隔时间 位/秒 4.2
二、半导体存储芯片简介 4.2 1.半导体存储芯片的基本结构 地址线 译码驱动 存储矩阵 读写电路 数据线 片选线 读/写控制线 地址线(单向)数据线(双向)芯片容量 IK×4位 14 16K×1位 13 8 8K×8位
芯片容量 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 1K × 4位 16K × 1位 8K × 8位 片选线 读/写控制线 地 址 线 …… 数 据 线 …… 地址线（单向） 数据线（双向） 10 4 14 1 13 8 4.2
存储芯片片选线的作用 4.2 用16K×1位的存储芯片组成64K×8位的存储器 8片 8片 8片 8片 32片 16KX1位16K×1位16K×116K×1位 当地址为65535时,此8片的片选有效
存储芯片片选线的作用 用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片 当地址为 65 535 时，此 8 片的片选有效 8片 16K × 1位 8片 16K × 1位 8片 16K × 1 位 8片 16K × 1位 4.2
2.半导体存储芯片的译码驱动方式42 (1)线选法 字线 0,0 ●●● 0,7 A 。16×8矩阵。 A 地址译码器 15,0 15,7 0 5 01……7位线 读/写选通 读/写控制电路 D 0 D 7
0,0 15,0 15,7 0,7 读/写控制电路 地 址 译 码 器 字线 0 15 …… …… … 16×8矩阵 … …… 0 7 D0 D 7 位线 读 / 写选通 A 3 A 2 A 1 A 0 … … 2. 半导体存储芯片的译码驱动方式 (1) 线选法 4.2 0 0 0 0 0,0 … 0,7 0 0 …… 7 D0 …… D 7 读 / 写选通
(2)重合法 4.2 A 0.0 0,31 0|X X A 地 32×3 A,、0址 矩阵 译 0码 31,0 31,31 A X 0 A D VO YoY地址译码器Y3n 读/写 ao oA 0480470460450
A 3 A 2 A 1 A 0 A 4 0,0 0,31 31,0 31,31 Y 地址译码器 X地址译码器 32 ×32 矩阵 … … A 9 I/O A 8 A 7 A 6 A 5 Y 0 Y31 X 0 X 31 D 读 / 写 …… (2) 重合法 4.2 0 0 0 0 0 00000 0,0 31,0 0,31 … … I/O D 0,0 读
随机存取存储器(RAM) 4.2 1.静态RAM(SRAM) (1)静态RAM基本电路 T1~T4触发器 位线A A 位线A TI T5、T6行开关 行地址选择 T7、T8列开关 列地址选择 T7、T8一列共用 写放大器 写放大器 读放Doxr A触发器原端 D1写选择 读选择 A触发器非端
三、随机存取存储器 ( RAM ) 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路 A´ 触发器非端 T1 ~ T4 触发器 T5 、T6 行开关 T7 、T8 列开关 T7 、T8 一列共用 A 触发器原端 T1 ~ T4 T5 T6 T7 T8 A´ A 写放大器 写放大器 DIN 写选择 读选择 DOUT 读放 位线A ´ 位线A 列地址选择 行地址选择 4.2 T1 ~ T4
