第4章处理器构件 、基础知识 流水线的基础 指令流水线的设计 数据流水线的设计 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 第4章 处理器构件 一、基础知识 ◼流水线的基础 ◼指令流水线的设计 ◼数据流水线的设计
二、高性能的设计技术 超标量设计技术 超流水线设计技术 后R|SC、多媒体和超长指令字技 术 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 二、高性能的设计技术 ◼超标量设计技术 ◼超流水线设计技术 ◼后RISC、多媒体和超长指令字技 术
三、处理器的发展 未来的处理器芯片将可能是: 口更高密度; 口更大微芯片; 更高的时钟速率; 口更高的LP开发; 口更低的CPl; 口更大的功耗; a更复杂的软件支持 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼三、处理器的发展 ◼未来的处理器芯片将可能是： ❑更高密度； ❑更大微芯片； ❑更高的时钟速率； ❑更高的lLP开发； ❑更低的CPI； ❑更大的功耗； ❑更复杂的软件支持
1.硬件发展趋向和物理极限 1994年半导体工业协会(S|A)已预 测 在2010年将生产出有8亿晶体管的 CPU芯片,该芯片会有数千个引脚 1000位总线,超过2GHz的时钟速率 以及功耗将高达180瓦。 微处理器性能在10年内将增加50倍。 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼ 1.硬件发展趋向和物理极限 ◼ 1994年半导体工业协会(SIA)已预 测： ◼在2010年将生产出有8亿晶体管的 CPU芯片，该芯片会有数千个引脚， 1000位总线，超过2GHz的时钟速率 以及功耗将高达180瓦。 ◼微处理器性能在10年内将增加50倍
未来微处理器特征的预测 预测 特征1996(实际) 2000 2006 时钟速率(MHz) 200 900 4000 晶体管数(万) 350 芯片大小*(英寸) 0.7 线宽mm) 0.35 0.2 0.1 性能MIPS 400 2400 20000 SPEC int95 10 60 500 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院
主要限制: ④在体系结构和编译器方面若没有大 的突破,要开发更高的LP是相当困 难的。 ②另一个限制是巨型cP芯片所释放的 过分热量,冷却和封装将是实际问 题。 ③物理障碍在未来的几年中有待跨越。 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼ 主要限制： ① 在体系结构和编译器方面若没有大 的突破，要开发更高的ILP是相当困 难的。 ② 另一个限制是巨型CPU芯片所释放的 过分热量，冷却和封装将是实际问 题。 ③ 物理障碍在未来的几年中有待跨越
2.未来的工作负载和挑战 处理器体系结构的发展受所期望的应 用工作负载的驱动。 在以后的20年中,无论是对通用还是 对专用处理器来讲它们的工作负载将 会有很大变化。 用户接口将消耗多媒体微处理器中更 多功率。在实时和嵌入式应用中的多 媒体工作负载将会继续增长。 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼2.未来的工作负载和挑战 处理器体系结构的发展受所期望的应 用工作负载的驱动。 ◼ 在以后的20年中，无论是对通用还是 对专用处理器来讲它们的工作负载将 会有很大变化。 ◼ 用户接口将消耗多媒体微处理器中更 多功率。在实时和嵌入式应用中的多 媒体工作负载将会继续增长
四、未来微处理器的体系结构 下面提供一些正在开发先进体系结 构的美国的主要研究小组。 目的:追踪他们未来的成果。 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼四、未来微处理器的体系结构 ◼下面提供一些正在开发先进体系结 构的美国的主要研究小组。 ◼目的：追踪他们未来的成果
日前的微处理器 多路超标量处理器 远离当前编程模型的进化道路 2 超级猜测(前赡)执行处理器 单处理器芯片 同时执行多线程处理器 4 路径(多标量)处理器 5 向量IRAM处理器 单片多处理器 单片多处理 原(可构造)处理器 器 未来处理器体系结构的推测进化
哈尔滨工业大学计算机科学与技术学院
(1)多路超标量处理器 Yale patt领导的密西根大学的研究小组 研究了后RSC的特性,如下图; 针对当今的超标量处理器大都是3或4发射 的设计,已弄清指令供应、数据存储器供 应以及1个可实现的执行核心是妨碍目前 超标量提升到16路或32路设计的关键问题; 提议采用无序取指、多种混合的转移预测 器以及路径高速缓存以改善指令供应; 哈尔滨工业大学计算机科学与技术学院
哈尔滨工业大学计算机科学与技术学院 ◼ (1)多路超标量处理器 ◼ Yale Patt领导的密西根大学的研究小组 ◼ 研究了后RISC的特性，如下图； ◼ 针对当今的超标量处理器大都是3或4发射 的设计，已弄清指令供应、数据存储器供 应以及1个可实现的执行核心是妨碍目前 超标量提升到16路或32路设计的关键问题； ◼ 提议采用无序取指、多种混合的转移预测 器以及路径高速缓存以改善指令供应；
