大平台课程象列 《微机原理及接口技术》 28086系统结构
大平台课程系列 《微机原理及接口技术》 2 8086 2 8086系统结构
第二章系统结构 2-18086CPU结构 8086CPU内部结构 寄存器结构 2-28086CPU的引脚及其功能 2-38086存储器组织 ■ 2-48086系统配置 2-58086CPU时序 大平台课程《微机原理及接口技术》c.z 第2章体系结构2/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 2 / 63 第二章 系统结构 2-1 8086 CPU结构 8086 CPU内部结构 寄存器结构 2-2 8086 CPU的引脚及其功能 2-3 8086存储器组织 2-4 8086系统配置 2-5 8086 CPU时序
8086CPU特点 ■ 16位微处理器 ■16根数据线，能并行处理16位数据 ■1979年研制的8088为准16位机 ■20根地址线，直接寻址空间220=1MB 处理器内部为单总线、累加器结构 可控三态电路 ■ 引脚功能复用 总线分时复用 大平台课程《微机原理及接口技术》c.z 第2章体系结构3/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 3 / 63 8086 CPU 8086 CPU特点 16位微处理器 16根数据线，能并行处理16位数据 1979年研制的8088为准16位机 20根地址线，直接寻址空间220＝1MB 处理器内部为单总线、累加器结构 可控三态电路 引脚功能复用 总线分时复用
8086CPU编程结构 执行单元(EU)总线接口单元(BIU) 地址总线 (20位) 通用寄存器组 AH AL AX 地址加法器 BH BL BX 数据总线 CH CL CX (16位) DH DL DX SP BP CS DI DS 16位段 SI SS 寄存器 ALU数据总线 ES (16位) P 内部寄存器 总线 控制 逻辑 一→8线 暂存寄存器 电路 EU 队列！ 指令流队列 ALU 总线 (8位) 标志寄存器 器 大平台课程 《微机原理及接口技术》C].z 第2章体系结构4/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 4 / 63 SS ES 内部寄存器 CS DS 16位段 寄存器 ALU 地址加法器 总线 控制 逻辑 电路 CPU 总线 IP 1 2 3 4 5 6 E U 控 制 器 AH AL BH BL CH CL DH DL SP BP DI SI 通用寄存器组 AX BX CX DX 暂存寄存器 标志寄存器 指令流队列 数据总线 （16位） 地址总线 （20位） ALU数据总线 （16位） 队列 总线 （8位） EU BIU 8086 CPU 8086 CPU编程结构
8086CPU结构特点 指令流水线技术 串行执行方式(8086以前的CPU) CPU 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 BUS 忙 忙 忙 并行执行方式(8086的EU与BIU可并行操作) CPU 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 BUS 忙 忙 忙 忙 大平台课程 《微机原理及接口技术》C.2u 第2章体系结构5/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 5 / 63 8086 CPU 8086 CPU结构特点 指令流水线技术 串行执行方式（8086以前的CPU） 并行执行方式（8086的EU与BIU可并行操作）
8086CPU结构特点 存储器的分段结构 ■地址总线为20位，可寻址220=1MB的物理空间 CPU内部寄存器和内部地址总线16位，ALU能 够提供的最大地址空间为216-64KB 分段结构：将内存空间分为若千干逻辑段，每个 逻辑段最大64KB,并在CPU中专门设置段寄存 器，用于存放逻辑段的起始地址 20位物理地址的形成： 16位段地址最低位后补4个0十16位偏移地址 大平台课程《微机原理及接口技术》L].zu 第2章体系结构6/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 6 / 63 8086 CPU 8086 CPU结构特点 存储器的分段结构 地址总线为20位，可寻址220＝1 MB的物理空间 CPU内部寄存器和内部地址总线16位，ALU能 够提供的最大地址空间为216＝64 KB 分段结构：将内存空间分为若干逻辑段，每个 逻辑段最大64KB，并在CPU中专门设置段寄存 器，用于存放逻辑段的起始地址 20位物理地址的形成： 16位段地址最低位后补4个0＋16位偏移地址
寄存器结构 15 87 0 15 0 AX AH AL 累加器 CS 代码段寄存器 BX BH BL 基址寄存器 DS 数据段寄存器 CX CH CL 计数寄存器 SS 堆栈段寄存器 DX DH DL 数据寄存器 ES 附加段寄存器 通用寄存器组 段寄存器 15 0 SP 堆栈指针寄存器 15 0 BP 基址指针寄存器 P 指令指针寄存器 DI 源指针寄存器 PSW 标志寄存器 SI 目的指针寄存器 指令指针和 指针和变址寄存器 标志寄存器 大平台课程《微机原理及接口技术》C].zu 第2章体系结构7163
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 7 / 63 寄存器结构
通用寄存器组 4个16位通用寄存器 15 87 0 AX AH AL 累加器 既可处理16位数据， BX BH BL 基址寄存器 也可将高8位和低8位 CX CH CL 计数寄存器 分别用作两个独立的 DX DH DL 数据寄存器 8位寄存器 通用寄存器组 AX:常用于存放算术逻辑运算中的操作数，所有的V○指令都 使用累加器与外设接口传送信息 BX:常用来存放访问内存时的基地址（通常与DS配对使用） CX:在循环和串操作指令中用做计数器 DX:在寄存器间接寻址指令中存放/O端口的地址 DX:AX:在做双字长乘、除法运算时合起来存放一个双字长 数(32位)，DX存放高16位，AX存放低16位 大平台课程《微机原理及接口技术》C.z仙 第2章体系结构8/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 8 / 63 通用寄存器组 4个16位通用寄存器 既可处理16位数据， 也可将高8位和低8位 分别用作两个独立的 8位寄存器 AX：常用于存放算术逻辑运算中的操作数，所有的I/O指令都 使用累加器与外设接口传送信息 BX：常用来存放访问内存时的基地址（通常与DS配对使用） CX：在循环和串操作指令中用做计数器 DX：在寄存器间接寻址指令中存放I/O端口的地址 DX:AX：在做双字长乘、除法运算时合起来存放一个双字长 数(32位)，DX存放高16位，AX存放低16位
指针和变址寄存器 4个16位寄存器 15 0 堆栈指针寄存器 SP:在堆栈操作中存放 SP BP 基址指针寄存器 栈顶的偏移地址 DI 源指针寄存器 BP:在间接寻址方式中 SI 目的指针寄存器 作为基地址。通常与SS 指针和变址寄存器 寄存器配对使用 S、D:在变址寻址方式中作为索引指针。在字符 串操作指令中，用S作为源变址寄存器，存放源操 作数的偏移地址；D作为目标变址寄存器，存放目 标操作数的偏移地址 大平台课程《微机原理及接口技术》C].zm 第2章体系结构9/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 9 / 63 指针和变址寄存器 指针和变址寄存器 4个16位寄存器 SP：在堆栈操作中存放 栈顶的偏移地址 BP：在间接寻址方式中 作为基地址。通常与SS 寄存器配对使用 SI、DI：在变址寻址方式中作为索引指针。在字符 串操作指令中，用SI作为源变址寄存器，存放源操 作数的偏移地址；DI作为目标变址寄存器，存放目 标操作数的偏移地址
段寄存器 4个16位段寄存器 15 0 CS 代码段寄存器 CS:代码段的段基地址， DS 数据段寄存器 与指令指针P一起决定下 SS 堆栈段寄存器 ES 一条所要执行指令的物理 附加段寄存器 段寄存器 存储地址 DS:当前数据段的段基地址 SS:堆栈的段基地址。堆栈遵循先进后出原则，操 作地址由SS和SP的内容指定。 ES:附加段的段基地址。附加段主要用在字符串操 作时作为目标地址使用 大平台课程《微机原理及接口技术》CJ.z 第2章体系结构10/63
大平台课程 《微机原理及接口技术》 L.J.Zhu 第2章 体系结构 10 / 63 段寄存器 4个16位段寄存器 CS：代码段的段基地址， 与指令指针IP一起决定下 一条所要执行指令的物理 存储地址 DS：当前数据段的段基地址 SS：堆栈的段基地址。堆栈遵循先进后出原则，操 作地址由SS和SP的内容指定。 ES：附加段的段基地址。附加段主要用在字符串操 作时作为目标地址使用