9.5△定时/计数的扩展 9518253可编程定时数器 8253芯片由计数器、控制寄存器、读/写控制 逻辑、数据总线缓冲器等构成
9.5△ 定时/计数的扩展 9.5.1 8253可编程定时/计数器 8253芯片由计数器、控制寄存器、读/写控制 逻辑、数据总线缓冲器等构成
1计数器 24H-Vcc 「数据总线 <8S计数器长 0 DDDDD 23 缓冲器 0号〈÷T 2345 丽丽 内 丽丽 部8 计数器 CLKI AA 读/写 逻辑 数 DDD 8253 号、ATE1 据 OUT1 18HcLK sHOUT 总8 CLKo- 9 16-GATE OUTo-10 15H-CLK1 控制字K线 寄存器<8 计数器 3 CLK2 GATE GATEo11 14-GATE1 OUT2 GND-12130U1 图9-238253可编程定时/计数器芯片内部结构和引脚图
1.计数器 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 8253 D7 D6 D5 D4 D3 D2 D1 D0 CLK0 OUT0 GATE0 GND VC C RD WR CS A0 A1 CLK2 OUT2 GATE2 CLK1 GATE1 OUT1 数据总线 缓冲器 读 / 写 逻 辑 控制字 寄存器 计数器 0 号 计数器 1 号 计数器 2 号 内 部 数 据 总 线 8 8 8 8 8 8 8 RD WR A0 A1 CS CLK0 OUT0 GATE0 CLK1 GATE1 OUT1 CLK2 OUT2 GATE2 图9-23 8253可编程定时/计数器芯片内部结构和引脚图
42控制寄存器 D7 D3 Do SCI SCo RLI RLo M2MI BCD 读出/写入 工作方式 进制方式 计数器 计数器 Mo MI M2 0;二进制方式 00选G计数器控制寄套器 寄存器 000方式01:十进制方式 001方式1 10选2#计数器控制寄存器 11非法值 |X×}0务式2 00方式4 01方式5 RLI RI 00将计数器中数据锁存到缓冲器 1头 10该/写计数器高8位字节 图9-248253定时/计数器控制字
2.控制寄存器 SC1 SC0 RL1 RL0 M2 M0 BCD D7 6 5 4 3 2 1 0 D D D D D D D 选择 计数器 读出/写入 计数器 工作方式 进制方式 0 0 选0#计数器控制寄存器 0 1 选1#计数器控制寄存器 1 0 选2＃计数器控制寄存器 1 1 非法值 M M M 0 0 0 方式0 0 0 1 方式1 × 1 0 方式2 × 1 1 方式3 1 0 0 方式4 1 0 1 方式5 012 0；二进制方式 1；十进制方式 图9-24 8253定时/计数器控制字
3读写控制逻辑 表9-68253定时/定数器读写控制逻辑 RD WR 操作 计数值写入计数器0 计数值写入计数器1 0000000001 0000 A00110011 A01010101 计数值写入计数器2 11000 写入方式字 读计数器0 读计数器1 读计数器2 0 不操作 × 不操作 × × × 高阻
3.读写控制逻辑 CS RD WR A1 A2 操作 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 × 0 0 0 0 1 1 1 1 1 × 0 0 1 1 0 0 1 1 × × 0 1 0 1 0 1 0 1 × × 计数值写入计数器0 计数值写入计数器1 计数值写入计数器2 写入方式字 读计数器0 读计数器1 读计数器2 不操作 不操作 高阻 表9-6 8253定时/ 定数器读写控制逻辑
4.数据总线缓冲器 数据总线缓冲器是三态、双向、8位缓冲器, 通过D~D引脚与系统数据总线相连
4.数据总线缓冲器 数据总线缓冲器是三态、双向、8位缓冲器， 通过D7 ～D0引脚与系统数据总线相连
9528253计数定时器工作方式 方式0(计数结束产生中断方式) 工作过程如下 )当计数器装入方式0的控制字后,计数器输出OUT变为 低电平。 2)赋初值并使GATE有效(为“1”)时,开始计数。输 出仍为低电平 3)计数结束,输入变为高电平,并一直维持到下一次重 新装入初值或复位 4)若在计数过程中重新装入初值,那么计数器马上以新 装入的初值重新开始减1计数。当重新装入的为16位数,则 在写入低8位字节后即停止计数,写入高8位字节后开始重 新计数
9.5.2 8253计数/定时器工作方式 1.方式0 （ 计数结束产生中断方式） 工作过程如下： 1）当计数器装入方式0的控制字后，计数器输出OUT变为 低电平。 2）赋初值并使GATE有效（为“1”）时，开始计数。输 出仍为低电平。 3）计数结束，输入变为高电平，并一直维持到下一次重 新装入初值或复位。 4）若在计数过程中重新装入初值，那么计数器马上以新 装入的初值重新开始减1计数。当重新装入的为16位数，则 在写入低8位字节后即停止计数，写入高8位字节后开始重 新计数
几几几几几几几几几 WRI (n=4) GATE=1 OUT GATE OUT 图9-258253定时/计数器工作方式0波形图
CLK W Rn OUT OUT （n＝4） 4 3 2 1 0 GATE＝1 4 3 2 1 0 图9-25 8253定时/计数器工作方式0波形图
2方式1(硬件触发单拍脉冲方式) 工作过程如下: 1)读入控制字。 2)读入计数初值,此过程输出0UT一直为高电平 3)当出现GATE上升沿触发后才开始减1计数,并 输出OUT变为低电平。 4)计数结束后,输出返回高电平 5)若在计算过程又写入新的初值,且无GATE上 升沿信号,则不会影响当前操作。若写入新的初值 后出现GATE上升沿信号,则停止当前操作,重新以 新的初值开始减1计数
2.方式1 （硬件触发单拍脉冲方式） 工作过程如下： 1）读入控制字。 2）读入计数初值，此过程输出OUT一直为高电平。 3）当出现GATE上升沿触发后才开始减1计数，并 输出OUT变为低电平。 4）计数结束后，输出返回高电平。 5）若在计算过程又写入新的初值，且无GATE上 升沿信号，则不会影响当前操作。若写入新的初值 后出现GATE上升沿信号，则停止当前操作，重新以 新的初值开始减1计数
CKL凵「L L「L「L「 (n=4) GATE 43 OUT GATE OUT 43243 图9-268253定时/计数器工作方式1波形图
图9-26 8253定时/计数器工作方式1波形图 CLK W Rn OUT OUT GATE （n＝4） 4 3 2 1 0 4 3 2 4 3 2 1 0
3方式2(频率发生器方式) aK几几几几L几几 (n=4) (n=3) WRn 43210(4)3210(3)2 OUT GATE 4 21o(4)32 OUT 图9-278258定时/计数器工作方式2波形图
3.方式2 （频率发生器方式） 图9-27 8253定时/计数器工作方式2波形图 CLK W Rn OUT （n＝4） （n＝3） OUT 4 3 2 1 0 （4） 3 2 1 0 （3） 2 GATE=1 4