第五章半导体存储电路
第五章 半导体存储电路
5. 1 概述与门电路一样，触发器是组成数字电路的另一类基本逻辑单元电路一、什么是触发器能存储一位二进制信号的基本单元电路。二、触发器的特点1、有两个稳定的状态，0状态和1状态2、能根据不同的输入信号将输出端清0或置13、输入信号消失后，能将状态保存下来
与门电路一样，触发器是组成数字电路 的另一类基本逻辑单元电路。 一、什么是触发器 能存储一位二进制信号的基本单元电路。 1、有两个稳定的状态，0状态和1状态。 二、触发器的特点 2、能根据不同的输入信号将输出端清0或置1 3、输入信号消失后，能将状态保存下来 5.1 概述
三、分类1．按触发方式（电平，脉冲，边沿）2．按逻辑功能（RS，JK，D，T）3．按电路结构（基本、同步、主从、边沿）
三、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 3. 按电路结构（基本、同步、主从、边沿）
5. 2SR锁存器电路结构与工作原理一、G1G1RDV11Vo1QS.S9G2G2RDRQCQVo2SDV12(b)(a)(c)
5.2 SR锁存器 一、电路结构与工作原理
锁存器有两个互补的输出端Q*QS,R,当Q-1，Q=0时，称为锁存器的1状态。00当0=1，0=0时，称为锁存器的0状态。0福1101G00RD11O0001G20X01Q'1一SO1X
0 01 0 0 0 01 01 10 1 0 锁存器有两个互补的输出端 当Q=1， =0时，称为锁存器的1状态 。 当 =1 ，Q =0时，称为锁存器的 0状态 。 1 0 1 1 1 0 1 1 0 0 1 0 1 1 0 X 1 X
0Q*S, R,功能Q*RDSp0000011011Q保持0011000011100置11100置0*=S,+RgO10X0S,R,=0 （约束条件)不定1X1用或非门组成的基本SR锁存器不允许Rp、S,端同时输入1，即有约束条件S,Rp=0
功 能 0 0 0 1 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 X 1 X 保 持 置 1 置 0 不 定 用或非门组成的基本SR锁存器不允许RD、SD端 同时输入1，即有约束条件SDRD=0 Q* Q SD RD 00 01 11 10 0 1 1 0 1 0 0 × 1 × （约束条件）
由与非门组成的SR锁存器Q*QSgRg功能Sb0XO不定01X010置11Q1RD00用与非门组成的基本SR置10010锁存器不允许R'p、S',端同00时输入0，即有约束条件保持1一11SpRp=0Q*= S, +RgDR=O（约束条件)
功 能 0 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 0 X 1 X 保 持 置 1 置 0 不 定 由与非门组成的SR锁存器 0 1 用与非门组成的基本SR 锁存器不允许R’D、S’D端同 时 输 入 0， 即 有 约 束 条 件 SDRD=0 （约束条件）
二、波形分析例：在用与非门组成的基本SR锁存器中，设初始状态为0，已知输入R’，S’的波形图，画出两输出端的波形图。R'D0S福?OQQ
二、波形分析 例： 在用与非门组成的基本SR锁存器中，设初始状态为0 ，已知输入R’D ，S’D的波形图，画出两输出端的波形图。 0 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 R’D S’D
三、动作特点在任何时刻，输入Rp、S,直接控制输出。故称：R,为复位端（置0输入端），Sp为置位端（置1输入端）例:SBSDC0tRDAORDtQ0tSg和Rg同时为0Q'βQ,Q同为10tit4t2t3tstt6t7tg
三、动作特点 在任何时刻，输入RD、SD直接控制输出。故称： RD为复位端（置0输入端），SD为置位端（置1输入端） 例：
5.3电平触发的触发器一、电路结构与工作原理SRQ*QCLK0XX00XX011GGS000011sS0011CLKC1CLK00111RROR01111G2G400011(a)(b)010111.10X1输入控制门+基本RS触发器X111只有触发信号CLK到达，S和R才起作用
5.3 电平触发的触发器 一、电路结构与工作原理 CLK S R Q Q* 0 X X 0 0 0 X X 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 0 X 1 1 1 1 X