§4.3刻蚀 © 例：形成掺杂硅层图案 Arsenic ions + n+ Substrate Substrate (a)Incoming ion beam (b)Doped n-type regions Figure 4.14 Creation of doped silicon patterns 2018-9-5 第4章CMOS集成电路的制造 21 §4.3刻蚀 圆片上的芯片部位 芯片用“步进和重 复过程”一个一个 ☐die site 曝光。 ☐test site Figure 4.15 Wafer sites 洁净间：光刻在洁净间完成，X级的洁净间是指每立方英尺 中直径大于0.5m的颗粒应当少于X个。 2018-9-5 第4章CMOS集成电路的制造 222018-9-5 第4章 CMOS集成电路的制造 21 §4.3 刻蚀 例：形成掺杂硅层图案 2018-9-5 第4章 CMOS集成电路的制造 22 §4.3 刻蚀 圆片上的芯片部位 芯片用“步进和重 复过程”一个一个 曝光。 洁净间：光刻在洁净间完成，X级的洁净间是指每立方英尺 中直径大于0.5µm的颗粒应当少于X个