高速PCB设计指南 件被看作是新出现的技术,但是主要的元件供应商和几家主要的电子产品制造商己经采用了 一两种CSP的变化类型。在较小封装概念中的这种迅速增长是必须的,它满足产品开发商 对减小产品尺寸、增加功能并且提高性能的需求 第二篇抗干扰3(部分) 3提高敏感器件的抗干扰性能 提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取,以及从不正常状态尽快恢复的方法 提高敏感器件抗干扰性能的常用措施如下: (1)布线时尽量减少回路环的面积,以降低感应噪声。 (2)布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦 合噪声。 (3)对于单片机闲置的IO口,不要悬空,要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源 (4)对单片机使用电源监控及看门狗电路,如:IMP809,IMP706,IMP813, Ⅹ25043,X25045等,可大幅度提高整个电路的抗干扰性能。 (5)在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字 电路 (6)IC器件尽量直接焊在电路板上,少用IC座。 第三篇印制电路板的可靠性设计-去耦电容配置 在直流电源回路中,负载的变化会引起电源噪声。例如在数字电路中,当电路从一个 状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。 配置去耦电容可以抑制因负载变化而产生的噪声,是印制电路板的可靠性设计的一种常规做 法,配置原则如下: 电源输入端跨接一个10~100uF的电解电容器,如果印制电路板的位置允许,采用 100uF以上的电解电容器的抗干扰效果会更好。 为每个集成电路芯片配置一个001uF的陶瓷电容器。如遇到印制电路板空间小而装不 下时,可每4~10个芯片配置一个1~10uF钽电解电容器,这种器件的高频阻抗特别小, 在500kHz~20MHz范围内阻抗小于19,而且漏电流很小(0.5uA以下) ·对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片 的电源线(Vc)和地线(GND)间直接接入去耦电容。 去耦电容的引线不能过长,特别是高频旁路电容不能带引线高速 PCB 设计指南 - 9 - 件被看作是新出现的技术，但是主要的元件供应商和几家主要的电子产品制造商已经采用了 一两种ＣＳＰ的变化类型。在较小封装概念中的这种迅速增长是必须的，它满足产品开发商 对减小产品尺寸、增加功能并且提高性能的需求。 第二篇 抗干扰 3（部分） 3 提高敏感器件的抗干扰性能 提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。 提高敏感器件抗干扰性能的常用措施如下： （1）布线时尽量减少回路环的面积，以降低感应噪声。 （2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。 （3）对于单片机闲置的 I/O 口，不要悬空，要接地或接电源。其它 IC 的闲置 端在不改变系统逻辑的情况下接地或接电源。 （4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045 等，可大幅度提高整个电路的抗干扰性能。 （5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。 （6）IC 器件尽量直接焊在电路板上，少用 IC 座。 第三篇 印制电路板的可靠性设计-去耦电容配置 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个 状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。 配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做 法，配置原则如下： ●电源输入端跨接一个 10～100uF 的电解电容器，如果印制电路板的位置允许，采用 100uF 以上的电解电容器的抗干扰效果会更好。 ●为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不 下时，可每 4～10 个芯片配置一个 1～10uF 钽电解电容器，这种器件的高频阻抗特别小， 在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小（0.5uA 以下）。 ●对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件，应在芯片 的电源线（Vcc）和地线（GND）间直接接入去耦电容。 ●去耦电容的引线不能过长，特别是高频旁路电容不能带引线