Bus)2.0接口，可以满足桌面领域对IO接口的应用需求。但龙芯7A1000桥片在IO数量、 RAS(Reliability可靠性、Availability可用性、Serviceability可维护性)和IOMMU(Input/Output Memory Management Unit,.输入输出内存管理单元)等方面的不足是难以满足服务器芯片组的苛刻 要求。 本文针对龙芯CPU的特点，基于目前市场上现有的芯片组，筛选适配出一套高性能的芯片组 来满足龙芯CPU在服务器级别上应用。由于所要筛选的芯片组不是专为龙芯CPU设计的，所以在 龙芯CPU和芯片组适配嫁接过程中，需要解决在物理信号定义、上下电时序、信号协议、 BIOS(Basic Input Output System)层等方面的差异。本文为此设计了一套筛选芯片组的架构，提供 CU和芯片组两者之间在物理信号连接、上下电时序、规避信号协议差异方面的设计方法，能够增 加调试的灵活性和信号裕度，能够简单、反复地调整参数和设计，能够求证芯片组的可用性和兼容 性，能够为龙芯CPU很便捷地找到服务器级别的芯片组。 本文的主要贡献如下： 1)基于目前市场上现有的芯片组，提出了一种为龙芯CPU筛选适配 构， 此架构同 样适用于其他缺少配套芯片组的国产CPU。 2)提出了一种CPU和芯片组两者之间在物理信号连接、规避信号莎议差异方面的设计方法，为 在适配过程中暂时不知如何处理的物理信号找到正确的连接方法或者处理方式。 3)提供了一种灵活调试主板上下电时序的方法，在不修改硬件的条件下，可以随意调整CPU、 芯片组、电源之间的时序，直到找到正确的上下电时序为北 节省了头量研发时间和成本。 4)为龙芯CPU找到了一组高性能的服务器级别的芯片阻，改变了一直采用低性能、嵌入式/桌 面级芯片组充当服务器芯片组的局面，更好地发挥龙芯性能，拓宽龙芯CPU的应用领域，进 一步促进龙芯CPU生态环境的发展。 1 龙芯CPU和芯片组适配的架构设计 CPU和芯片组适配的常规方法1是做一块主板把两者直接连接起来进行调试，但这种调试方 法存在明显的缺点。在适配不成功时很难判断是由于芯片组和CPU两者之间的不兼容引起的，或者 本来两者兼容只是没有正确连接处理引起的，还是由于CPU或芯片组的缺陷引起的，原因不容易 定位。即使原因定位了，由于主板不能修改，特别是由CPU或芯片组的设计缺陷造成的，在不可更 改硬件的情况下不得不重新设计主极修改CPU或者芯片组的设计，浪费了大量时间和成本。 在芯片研发设计中，为了降低研发风险，缩短研发周期，避免多次流片产生的高额成本，通常 都会在芯片流片加工之前进行痂分的仿真模拟。目前常用的仿真模拟方法有三种，基于软件仿真模 拟验证的传统方法，基予硬代彷真加速器的仿真模拟验证方法o,基于FPGA的原型验证方法 四。基于软件仿真模拟验证的传统方法，灵活性强，使用简单，但随着逻辑单元规模的增大模拟验 证速度下降明显，<般只能达到几十赫兹Hz),与现在达到上吉赫兹(GH2)系统相差甚远，并且软 件模拟仿真与真实的物理环境有差距，存在许多难于发现的问题。基于硬件仿真加速器的仿真模拟 验证方法，运行速度能达到几兆赫兹(MHz),其运行速度比基于软件仿真模拟验证的传统方法提升 了上千倍，但仍然达不到上吉赫兹的要求，并且此方法专用性强，维护成本高2-2。基于FPGA的 原型验证方法相对手其他两种方法，FPGA的运行速度可以达到百兆级别，而且逻辑资源、IO资源 比较丰富，而且能够更加真实地模拟真实芯片的行为，一旦系统模拟成功，可以采用硬件拷贝 (Hardcopy)方式直接快速地固化为ASIC(Application Specific Integrated Circuit)芯片。FPGA具有非常 灵活的在线编程特点s2,在不改变硬件的情况下能够反复地修改代码改变硬件行为72，能模拟 出目前常见的IO接口和复杂的总线9训、能灵活地变换不同时钟频率、能调节改变信号的电平，并 内含在线逻辑分析仪功能。本文利用FPGA这些优势，在龙芯处理器和芯片组之间串联一颗 FPGA芯片，每组芯片组通过FPGA芯片后再和龙芯处理器相连，如图1所示，这样可以在一块主 板上实现多组芯片组和龙芯处理器的适配，既增加了适配成功的几率又节省了成本。 基于FPGA的原型验证方法，传统的使用方法是只模拟验证单一架构/单一功能，如果模拟多 架构/多功能需要使用多块FPGA互联来实现。本文对其进行了改进，在FPGA内部模拟划分了三个 不同的功能模块利用一块FPGA芯片来实现，并且通过设计带宽匹配模块(Bandwidth matching module)实现不同频率、不同带宽总线的自协商、自适应，内嵌逻辑分析仪(Logic analyzer)可以做到实 时调试分析，加快研发调试进度。Bus）2.0 接口，可以满足桌面领域对 IO 接口的应用需求。但龙芯 7A1000 桥片在 IO 数量 、 RAS（Reliability 可靠性、Availability 可用性、Serviceability 可维护性）和 IOMMU（Input/Output Memory Management Unit, 输入输出内存管理单元）等方面的不足是难以满足服务器芯片组的苛刻 要求。 本文针对龙芯 CPU 的特点，基于目前市场上现有的芯片组，筛选适配出一套高性能的芯片组 来满足龙芯 CPU 在服务器级别上应用。由于所要筛选的芯片组不是专为龙芯 CPU 设计的，所以在 龙芯 CPU 和芯片组适配嫁接过程中，需要解决在物理信号定义、上下电时序、信号协议 、 BIOS（Basic Input Output System）层等方面的差异。本文为此设计了一套筛选芯片组的架构，提供 CPU 和芯片组两者之间在物理信号连接、上下电时序、规避信号协议差异方面的设计方法，能够增 加调试的灵活性和信号裕度，能够简单、反复地调整参数和设计，能够求证芯片组的可用性和兼容 性，能够为龙芯 CPU 很便捷地找到服务器级别的芯片组。 本文的主要贡献如下: 1) 基于目前市场上现有的芯片组，提出了一种为龙芯 CPU 筛选适配芯片组的架构，此架构同 样适用于其他缺少配套芯片组的国产 CPU。 2) 提出了一种 CPU 和芯片组两者之间在物理信号连接、规避信号协议差异方面的设计方法，为 在适配过程中暂时不知如何处理的物理信号找到正确的连接方法或者处理方式。 3) 提供了一种灵活调试主板上下电时序的方法，在不修改硬件的条件下，可以随意调整 CPU、 芯片组、电源之间的时序，直到找到正确的上下电时序为止，节省了大量研发时间和成本。 4) 为龙芯 CPU 找到了一组高性能的服务器级别的芯片组，改变了一直采用低性能、嵌入式/桌 面级芯片组充当服务器芯片组的局面，更好地发挥龙芯 CPU 性能，拓宽龙芯 CPU 的应用领域，进 一步促进龙芯 CPU 生态环境的发展。 1 龙芯 CPU 和芯片组适配的架构设计 CPU 和芯片组适配的常规方法[17-18]是做一块主板把两者直接连接起来进行调试，但这种调试方 法存在明显的缺点。在适配不成功时很难判断是由于芯片组和 CPU 两者之间的不兼容引起的，或者 本来两者兼容只是没有正确连接处理引起的，还是由于 CPU 或芯片组的缺陷引起的，原因不容易 定位。即使原因定位了，由于主板不能修改，特别是由 CPU 或芯片组的设计缺陷造成的，在不可更 改硬件的情况下不得不重新设计主板、修改 CPU 或者芯片组的设计，浪费了大量时间和成本。 在芯片研发设计中，为了降低研发风险，缩短研发周期，避免多次流片产生的高额成本，通常 都会在芯片流片加工之前进行充分的仿真模拟。目前常用的仿真模拟方法有三种，基于软件仿真模 拟验证的传统方法[19]，基于硬件仿真加速器的仿真模拟验证方法[20]，基于 FPGA 的原型验证方法 [21]。基于软件仿真模拟验证的传统方法，灵活性强，使用简单，但随着逻辑单元规模的增大模拟验 证速度下降明显，一般只能达到几十赫兹(Hz)，与现在达到上吉赫兹(GHz)系统相差甚远，并且软 件模拟仿真与真实的物理环境有差距，存在许多难于发现的问题。基于硬件仿真加速器的仿真模拟 验证方法，运行速度能达到几兆赫兹(MHz)，其运行速度比基于软件仿真模拟验证的传统方法提升 了上千倍，但仍然达不到上吉赫兹的要求，并且此方法专用性强，维护成本高[22-24]。基于 FPGA 的 原型验证方法相对于其他两种方法，FPGA 的运行速度可以达到百兆级别，而且逻辑资源、IO 资源 比较丰富，而且能够更加真实地模拟真实芯片的行为，一旦系统模拟成功，可以采用硬件拷贝 (Hardcopy)方式直接快速地固化为 ASIC(Application Specific Integrated Circuit)芯片。FPGA 具有非常 灵活的在线编程特点[25-26]，在不改变硬件的情况下能够反复地修改代码改变硬件行为[27-28]，能模拟 出目前常见的 IO 接口和复杂的总线[29-31]、能灵活地变换不同时钟频率、能调节改变信号的电平，并 内含在线逻辑分析仪功能[32]。本文利用 FPGA 这些优势，在龙芯处理器和芯片组之间串联一颗 FPGA 芯片，每组芯片组通过 FPGA 芯片后再和龙芯处理器相连，如图 1 所示，这样可以在一块主 板上实现多组芯片组和龙芯处理器的适配，既增加了适配成功的几率又节省了成本。 基于 FPGA 的原型验证方法，传统的使用方法是只模拟验证单一架构/单一功能，如果模拟多 架构/多功能需要使用多块 FPGA 互联来实现。本文对其进行了改进，在 FPGA 内部模拟划分了三个 不同的功能模块利用一块 FPGA 芯片来实现，并且通过设计带宽匹配模块(Bandwidth matching module)实现不同频率、不同带宽总线的自协商、自适应，内嵌逻辑分析仪(Logic analyzer)可以做到实 时调试分析，加快研发调试进度。 录用稿件，非最终出版稿