41本章习题类型与解方法117 Y=C'B'A'D.+C'B'Ad,+C'BA'D +C'Bad +CB'A'D +CB'AD, CBA'D+ CBAD, (4-7) 表4-574LS151的功能表 输入 输出 Y L H CxLLLLHHHH Do D H GHLLLLLLLL D D2 n2 H H D L D L D H L D De H D 将式(4-7)与式(4-6)对照一下可以看出,如果令数据选择器的输入接成 C=P、B=Q、A=R、D0=D1=D2=D4=0、D3=D3=D6=T、D2=1,则式(4-7) 可写成 Y=P'Q'R′·0+PQR·0+PQR'·0+P'QR·T"+PQR·0 +PQR·P+PQR·7"+PQR·1 P'QRT+ PORT+PQR'T+ PQR. 1 (4-8) 可见,式(4-8)给出的Y与我们所需要的式(4-6)的Z完全相同。 图4-7给出了按上述设计方法得到的逻辑图。 G D, D2 D, D, Ds DD Q 74LSI5I A 图4-7例4-5的表决电路 五、用译码器设计组合逻辑电路 设计步骤和方法: