§12.1一位加法器电路 镜像加法器棍图 DD GND 2018-9-5 第12章CMOS VLSI:运算电路 §12.1一位加法器电路 (2)传输门实现的全加器电路 S,=a,田b,⊕C =a,田b)c,+(a,⊕b,)c 7a⊕b ci c=ab,+C,(a,⊕b,) =(a,©b,)c,+a,田b,a a 1a⊕b ai Ci+l 只需20个MOSFET bi Figure 12.10 Transmission-gate full-adder circuit 电路特点：s和c的延时几乎完全相同 2018-9-5 第12章CMOS VLSI运算电路 82018-9-5 第12章 CMOS VLSI运算电路 7 镜像加法器棍图 Ci A B VDD GND B C o A Ci C o Ci A B S §12.1 一位加法器电路 2018-9-5 第12章 CMOS VLSI运算电路 8 §12.1 一位加法器电路 (2) 传输门实现的全加器电路 电路特点：si 和ci+1 的延时几乎完全相同 ( ) ( ) ( ) i i i i i i i i i i i i a b c a b a c a b c a b = ⊕ ⋅ + ⊕ ⋅ +1 = ⋅ + ⋅ ⊕ ( ) ( ) i i i i i i i i i i a b c a b c s a b c = ⊕ ⋅ + ⊕ ⋅ = ⊕ ⊕ 只需20个MOSFET ai ⊕bi i i a ⊕b