§7.2CMOS反相器的开关特性 dVomVpp-Vou Vom(0)=0 dt Rp Vout(t) ∴Vn0）=Vol-e)btp=R,Cam VpD 上升时间(，定义： 从0.1VoD到0.9VpD的时间间隔。 V吧 VpD-Yout .'t,ty -tu In 9p 2.2Tp =tu 1 最大信号频率：∫mx tm+tu t+t fma是加在门上使输出仍可稳定至确定状态的最大频率。 2018-9-5 第7章CMOS逻辑门电子学分析 21 §7.2CMOS反相器的开关特性 例7.3有一个反相器电路，FET的宽长比(W/L)n=6,(W/L)。=8。 其工艺参数为：kn=150μA/V2,Vm=0.70V, k。=62μA/N2,'p=-0.85V,'on=3.3V 总输出电容估计为Cm=150fF, 求上升时间，pFET的电阻为 1 =822.92 Bp(VDD-Vi) 62×10-6×8×(3.3-0.85) 充电时间常数Tp=822.9×150×10-15=123.44ps 上升时间为4，=2.2xp=271.56ps 2018-9-5 第7章CMOS逻辑门电子学分析 222018-9-5 第7章 CMOS逻辑门电子学分析 21 §7.2 CMOS反相器的开关特性 p p out t Vout t VDD e R C p ∴ = − = − τ τ ( ) (1 ), 上升时间 tr定义： 从0.1VDD到0.9VDD的时间间隔。 DD out DD p V V V t − =τ ln r v u p p LH ∴t = t −t = ln 9τ ≈ 2.2τ = t p out DD out out R V V t V i C − = = d d Vout(0) = 0 HL LH r f t t t t f + = + = 1 1 最大信号频率： max fmax是加在门上使输出仍可稳定至确定状态的最大频率。 2018-9-5 第7章 CMOS逻辑门电子学分析 22 (W L) n = 6，(W L) p = 8。 62μA/V , 0.85V, 3.3V 150μA/V , 0.70V, ' 2 ' 2 = = − = = = p Tp DD n Tn k V V k V =150fF, Cout = Ω × × × − = − = − 822.9 62 10 8 (3.3 0.85) 1 ( ) 1 6 p DD Tp p V V R β 822.9 150 10 123.44ps 15 = × × = − p τ = 2.2 = 271.56ps r p t τ 例7.3有一个反相器电路，FET的宽长比 其工艺参数为： 总输出电容估计为 求上升时间，pFET的电阻为 充电时间常数 上升时间为 §7.2 CMOS反相器的开关特性