高速PCB设计指南 并将连串矢量格式(SVF)内的输入数据用于测试信号发生器。通过边界扫描键 ( Boundary-Scan- Kette jTAG)对这些元件编程,也将连串数据格式编程。在汇集编程数据 时,重要的是应考虑到电路中全部的元件链,不应将数据仅仅还原给要编程的元件 编程时,自动测试信号发生器考虑到整个的元件链,并将其它元件接入旁路模型中。 相反, Lattice公司要求用 JEDEC格式的数据,并通过通常的输入端和输出端并行编程。编 程后,数据还要用于检查元件功能。开发部门提供的数据应尽可能地便于测试系统直接应用, 或者通过简单转换便可应用 8、剧于边界扫(AG)应注意什么 由基于复杂元件组成精细网格的组件,给测试工程师只提供很少的可接触的测试点。此 时也仍然可能提高可测试性。对此可使用边界扫描和集成自测试技术来缩短测试完成时间和 提高测试效果。 对于开发工程师和测试工程师来说,建立在边界扫描和集成自测试技术基础上的测试战 略肯定会增加费用。开发工程师必然要在电路中使用的边界扫描元件(IE-1149.1-标准), 并且要设法使相应的具体的测试引线脚可以接触(如测试数据输入-TDI,测试数据输出-TDO 测试钟频-TCK和测试模式选择-TMS以及gf.测试复位)。测试工程师给元件制定一个边界 扫描模型(BSDL-边界扫描描述语言)。此时他必须知道,有关元件支持何种边界扫描功能和 指令。边界扫描测试可以诊断直至引线级的短路和断路。除此之外,如果开发工程师已作规 定,可以通过边界扫描指令“ RunbISt”来触发元件的自动测试。尤其是当电路中有许多 ASICS和其它复杂元件时,对于这些元件并不存在惯常的测试模型,通过边界扫描元件,可 以大大减少制定测试模型的费用 时间和成本降低的程度对于每个元件都是不同的。对于一个有IC的电路,如果需要 100%发现,大约需要40万个测试矢量,通过使用边界扫描,在同样的故障发现率下,测试 矢量的数目可以减少到数百个。因此,在没有测试模型,或接触电路的节点受到限制的条件 下,边界扫描方法具有特别的优越性。是否要采用边界扫描,是取决于开发利用和制造过程 中增加的成本费用。衽边界扫描必须和要求发现故障的时间,测试时间,进入市场的时间, 适配器成本进行权衡,并尽可能节约。在许多情况下,将传统的在线测试方法和边界扫描方 法混合盐业的方案是最佳的解决方式 第二篇混合信号PCB的分区设计 摘要:混合信号电路PCB的设计很复杂,元器件的布局、布线以及电源和地线的处理将 直接影响到电路性能和电磁兼容性能。本文介绍的地和电源的分区设计能优化混合信号电路 的性能。 如何降低数字信号和模拟信号间的相互干扰呢?在设计之前必须了解电磁兼容(EMC)的 两个基本原则:第一个原则是尽可能减小电流环路的面积:第二个原则是系统只采用一个参 考面。相反,如果系统存在两个参考面,就可能形成一个偶极天线(注:小型偶极天线的辐 射大小与线的长度、流过的电流大小以及频率成正比):而如果信号不能通过尽可能小的环 路返回,就可能形成一个大的环状天线(注:小型环状天线的辐射大小与环路面积、流过环 路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况 有人建议将混合信号电路板上的数字地和模拟地分割开,这样能实现数字地和模拟地之 间的隔离。尽管这种方法可行,但是存在很多潜在的问题,在复杂的大型系统中问题尤其突高速 PCB 设计指南 - 4 - 并将连串矢量格式（SVF）内的输入数 据用于测试信号 发生器。通过 边界扫描键 （Boundary-Scan-Kette JTAG）对这些元件编程，也将连串数据格式编程。在汇集编程数据 时，重要的是应考虑到电路中全部的元件链，不应将数据仅仅还原给要编程的元件。 编程时，自动测试信号发生器考虑到整个的元件链，并将其它元件接入旁路模型中。 相反，Lattice 公司要求用 JEDEC 格式的数据，并通过通常的输入端和输出端并行编程。编 程后，数据还要用于检查元件功能。开发部门提供的数据应尽可能地便于测试系统直接应用， 或者通过简单转换便可应用。 8、对于边界扫描（JTAG）应注意什么 由基于复杂元件组成精细网格的组件，给测试工程师只提供很少的可接触的测试点。此 时也仍然可能提高可测试性。对此可使用边界扫描和集成自测试技术来缩短测试完成时间和 提高测试效果。 对于开发工程师和测试工程师来说，建立在边界扫描和集成自测试技术基础上的测试战 略肯定会增加费用。开发工程师必然要在电路中使用的边界扫描元件（IEEE-1149.1-标准）， 并且要设法使相应的具体的测试引线脚可以接触（如测试数据输入-TDI，测试数据输出-TDO， 测试钟频-TCK 和测试模式选择-TMS 以及 ggf.测试复位）。测试工程师给元件制定一个边界 扫描模型（BSDL-边界扫描描述语言）。此时他必须知道，有关元件支持何种边界扫描功能和 指令。边界扫描测试可以诊断直至引线级的短路和断路。除此之外，如果开发工程师已作规 定，可以通过边界扫描指令“RunBIST”来触发元件的自动测试。尤其是当电路中有许多 ASICs 和其它复杂元件时，对于这些元件并不存在惯常的测试模型，通过边界扫描元件，可 以大大减少制定测试模型的费用。 时间和成本降低的程度对于每个元件都是不同的。对于一个有 IC 的电路，如果需要 100％发现，大约需要 40 万个测试矢量，通过使用边界扫描，在同样的故障发现率下，测试 矢量的数目可以减少到数百个。因此，在没有测试模型，或接触电路的节点受到限制的条件 下，边界扫描方法具有特别的优越性。是否要采用边界扫描，是取决于开发利用和制造过程 中增加的成本费用。衽边界扫描必须和要求发现故障的时间，测试时间，进入市场的时间， 适配器成本进行权衡，并尽可能节约。在许多情况下，将传统的在线测试方法和边界扫描方 法混合盐业的方案是最佳的解决方式 第二篇 混合信号 PCB 的分区设计 摘要：混合信号电路 PCB 的设计很复杂，元器件的布局、布线以及电源和地线的处理将 直接影响到电路性能和电磁兼容性能。本文介绍的地和电源的分区设计能优化混合信号电路 的性能。 如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的 两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参 考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐 射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环 路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环 路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之 间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突