第3章24编程基础 (4)对综合器的要求:ⅤHDL描述语言层次较高,不易控制 底层电路,因而对综合器的性能要求较高, Verilog和ABEL对综 合器的性能要求较低。 (5)支持的EDA工具:支持ⅤHDL和 Verilog的EDA工具很多 但支持ABEL的综合器仅仅 Dataio一家 (6)国际化程度:ⅤHDL和 Verilog已成为EEE标准,而 ABEL正朝国际化标准努力第3章 VHDL编程基础 (4) 对综合器的要求：VHDL描述语言层次较高，不易控制 底层电路，因而对综合器的性能要求较高，Verilog和ABEL对综 合器的性能要求较低。 (5) 支持的EDA工具：支持VHDL和Verilog的EDA工具很多， 但支持ABEL的综合器仅仅Dataio一家。 (6) 国际化程度：VHDL和Verilog已成为IEEE标准，而 ABEL正朝国际化标准努力