元的一个二进制位 (3)二维地址译码的字选方式 这是一维地址译码与二维地址译码位选方式二者的结合 例:芯片存储容量为W(字)×b(位)=1024×4位, 将该容量变为64×16×4位,即64个字,每个字s×b=16×4位。 n=n+n2=6+4,n1=log2/s) 1024 6, n,=log, S=log2 16=4 16 读/写时,地址n由行译码器选中一行,n2由列译码器选中一列(b位)。 优点:既避免了一维地址译码方式中译码复杂的缺点,又克服了二维译码位选方式的缺点 使一个字的b位同在一个芯片之内。 2.静态SRAM芯片 (1)SRAM芯片的构成 由存储体、地址译码驱动电路、读写电路和控制电路等组成。 64x64=4096 存储矩阵 IO电路 输出驱动 Y译码器 控制电路 地址反相器(6) 下,,, 图3.8静态MOS存储器结构框图 存储体在 MOS SRAM芯片的存储体是由静态存储元按行、列排列的阵列结构组 地址译码驱动一个芯片的4096个存储单元需有12位的二进制地址码(2=4096, 通过二维地址译码选择一个存储元。 I/o电路用以控制被选中的存储元读出或写入,并具有信号放大的功能。 片选与读/写控制电路被选中(片选信号有效)芯片在读/写信号的控制下,由片元的 3）二维地址译码的字选方式 址译码位选方式二者的结合。 Ｗ（字）×ｂ（ 该容量变为 64×16×4 位，即 64 个字，每个字ｓ×ｂ＝16×4 位。 一个二进制位。 （ 这是一维地址译码与二维地 例：芯片存储容量为 位）＝1024×4 位， 将 n=n1+n2＝6＋4， ( ) 6 16 1024 /log log 1 = 2 swn = 2 ⎟ = ⎠ ⎞ ⎜ ⎝ ⎛ ， 416loglog 2 = 2 Sn 2 == ， 行，n2由列译码器选中一列（b位）。 优点： 了 维地址译 方 中 复杂的缺点，又克服了二维译码位选方式的缺点， 使一个字的 b 位同在一个芯片之内。 2．静态 SRAM 芯片 体是由 储元按行、列排列的阵列结构组 成。 4096 个存储单元需有 12 位的二进制地址码 读/写时，地址n1由行译码器选中一 既避免 一 码 式 译码 （１）ＳＲＡＭ芯片的构成 由存储体、地址译码驱动电路、读写电路和控制电路等组成。 存储体 在ＭＯＳ ＳＲＡＭ芯片的存储 静态存 地址译码驱动 一个芯片的 ( 40962 ) 12 = ， 通过二维地址译码选择一个存储元。 Ｉ／Ｏ 控制被选 片选与读／写控制电路 被选中（片选信号有效）芯片在读／写信号的控制下，由片 电路 用以 中的存储元读出或写入，并具有信号放大的功能。 1 2•••• • • • • • • • • 地址反相器 6） （ X 译码器 驱动器 64ⅹ64=4096 存储矩阵 I/O 电路 Y 译码器 地址反相器（6） 2 • • • • 1 1 A0 A1 2 • • • • A5 64 64 输出驱动 控制电路 1•••• 64 输出 输入 64 •••• 读/写 片选 A6 A7 A11 图 3.8 静态 MOS 存储器结构框图