读写电路 读写电路 读写电路 图3.5字结构或单译码方式RAM 优点:结构简单。 缺点:当芯片容量增大时,译码器的复杂性按指数规律增加。 一维地址译码适合容量小的场合。 (2)二维地址译码的位选方式 把n位地址划分为行n和列n两组,通过行、列两个译码器译码,分别选择行驱动线 X和列驱动线Y,如图3.6所示。行线X与列线Y交点的存储元即为被选的存储元。 A 32×32位 D D T 读写 Y地址译码器 图3.6二维地址的位选方式 由X地址译码选中的行和由Y地址译码选中的列之交点的存储元就是被选中的存储元 可进行读/写操作。 用b片同样芯片并联组成b位字长的存储器 优点:地址译码器的结构简单,节省驱动器和译码线数量 缺点:同一存储单元的各二进制位分布在不同的芯片上,即每个存储芯片只能提供该单优点：结构简单。 缺点：当芯片容量增大时，译码器的复杂性按指数规律增加。 一维地址译码适合容量小的场合。 （2）二维地址译码的位选方式 把ｎ位地址划分为行 n 和列 两组，通过行、列两个译码器译码，分别选择行驱动线 X x y n i和列驱动线YJ，如图 3.6 所示。行线Xi与列线YJ交点的存储元即为被选的存储元。 由X地址译码选中的行和由Y地址译码选中的列之交点的存储元就是被选中的存储元。 可进行读/写操作。 用 b 片同样芯片并联组成 b 位字长的存储器。 优点：地址译码器的结构简单，节省驱动器和译码线数量。 缺点：同一存储单元的各二进制位分布在不同的芯片上，即每个存储芯片只能提供该单 ～～ 读写 电路 X ～～ Y 地 址 译 码 器 32×32 位 ～～ X0 X31 A0 A1 A2 A3 A4 图 3.6 二维地址的位选方式 ～～ ～～ ～～ Y0 A5 D Y31 A6 A7 A8 A9 D D D D 写 读 选 地 址 译 码 器 ～～ ～～ 读写电路 D1 D1 ～～ ～～ D7 读写电路 ～～ ～～ ～～ D0 D0 读写电路 D0 ～～ ～～ 字 1 位 1 W0 W1 W63 D7 D1 A0 A1 A2 A3 A4 图 3.5 字结构或单译码方式 RAM A5 字线 地址 64 1