Electrical behavior of CMos gates 2.4.2 Steady-State Electrical Behavior ◆ DC Noise mal o Input Logic Levels: Vu, v ◆ Resistive and ◆ DC Noise Margins ◆ Resistive and Capacitive Loa0./%。公 Fanout ◆ Three-state CMOS非门 ◆ Electrostatic d CMOS稳态电气特性 CMOS稳态电气特性 ◆ Logie voltage levels(逻辑电平) ◆ DC Noise margins(嗓声容限) ●输入V:上限 OHman ●输出∨oL上限 0a+ ●输入Vn:下限 ●输出Vo下限 max Vo,0. 5V VHC系列 CMOS系列逻辑电平 CMOS Families CMOS稳态电气特性 CMOS稳态电气特性 e Output Logic Levels: VOL VoH ◆ DC Fanout:负载能力以电流形式给出 o Input Logic Levels: VIL, VIH ●Loum:输出低电平且vosV 最大吸收电流 LoHm:输出高电平且Vo2Vomx,最大吸收电流 ◆ DC Noise margins 吸流负载 o Resistive and Capacitive Loads ●输入阻抗极高 施流负载 Leakage current极小,静态功耗很小 ●寄生电容( Stray Capacitance ◆ DC Fanout直流扇出)3 Electrical behavior of CMOS gates ‹ Logic voltage levels ‹ DC Noise Margins ‹ Resistive and Capacitive Loads ‹ Fanout ‹ Speed ‹ Power consumption ‹ Open-drain outputs ‹ Three-state outputs ‹ Electrostatic discharge 2.4.2 Steady-State Electrical Behavior ‹ Output Logic Levels: VOL, VOH ‹ Input Logic Levels: VIL, VIH ‹ DC Noise Margins ‹ Resistive and Capacitive Loads ‹ Fanout +VDD TP TN CMOS非门 D S S D VI VO CMOS稳态电气特性 5V VT2.5V VOH4.4V VOL0.5V VIH3.5V VIL1.5V CMOS Families 5V 0.7VCC 0.3VCC VIHmin VILmax 5V HC系列 CMOS系列逻辑电平 VOHmin VOLmax VCC=5±0.5V ‹ Logic Voltage Levels (逻辑电平) CMOS稳态电气特性 ‹ DC Noise Margins (噪声容限) z 输入VIL: 上限 z 输出VOL:上限 z 输入VIH: 下限 z 输出VOH:下限 CMOS稳态电气特性 ‹ Output Logic Levels: VOL, VOH ‹ Input Logic Levels: VIL, VIH ‹ DC Noise Margins ‹ Resistive and Capacitive Loads z 输入阻抗极高 z Leakage current极小，静态功耗很小 z 寄生电容(Stray Capacitance) ‹ DC Fanout(直流扇出) +VDD TP TN CMOS非门 D S S D VI VO CMOS稳态电气特性 ‹ DC Fanout: 负载能力以电流形式给出 z IOLmax: 输出低电平且VO≤VOLmax，最大吸收电流 z IOHmax: 输出高电平且VO≥VOHmax，最大吸收电流 VDD A B VDD TP TN D S S D F VDD TP TN D S S D 吸流负载 与 施流负载