2.4 CMOS gate CMOS Inverter ◆ NMOS Inverter ◆CMOs非门 内部功耗很小 ●T2共源极放大 +VDp ●V1=0时,T 输出Vo高电平 ●T跟随备非能性电阻 通,T截止,输出Vo低电平 ●无需电平位移电路 开启电压通过工艺设计 缺点 ·要求T较强吸流( Sinking)能力 功耗较大两管同时导道 NMOS Inverter 截止,T导通 2.4.1 CMOS gate CMOS gate ◆与非门 ◆或非门 个截止,Tp1、Tp2至 个导通,输出高电平 导通,输出低 F。电平 ●只有A、B均为低电平 ●输入A、B全为高电平 时,Tp1和Tp2全都导通 时,TN和T全都导通 TN和TN2全都截止,输出 Tp1和T2都截止,输出才 是低电平 CMOS gate CMOS gate ◆与非门 ◆或非门 ◆与或非门 ◆或与非门2 2.4 CMOS gate ‹ NMOS Inverter z T2共源极放大器 z T1跟随器——非线性电阻 z 无需电平位移电路 开启电压通过工艺设计 ‹ 缺点 z 要求T2较强吸流(Sinking)能力 z 功耗较大(两管同时导通) VI +VDD T1 T2 NMOS Inverter VO D S D S ‹ CMOS非门 z VI ＝0时，TN截止，TP导通，输出VO 高电平 z VI ＝1时，TN导通，TP截止，输出VO 低电平 S RP +VDD VO TN截止，TP导通 +VDD S RN VO TN导通，TP截止 内部功耗很小 +VDD TP TN CMOS非门 D S S D VI VO MOS管的 D极 CMOS Inverter ‹ 与非门 zA、B有一为低电平 时，TN1、TN2至少有一 个截止，TP1、TP2至少 一个导通，输出高电平 z输入A、B全为高电平 时，TN1和TN2全都导通， TP1和TP2都截止，输出才 是低电平 B F A TN1 TN2 TP2 TP1 +VDD F = A⋅ B 2.4.1 CMOS gate ‹ 或非门 B F A TN2 TN1 TP1 TP2 +VDD z只要A、B中有一个为 高电平，TP1、TP2必有 一个截止，TN1、TN2至 少有一个导通，输出低 电平 z只有A、B均为低电平 时，TP1和TP2全都导通， TN1和TN2全都截止，输出 才是高电平 F = A+ B CMOS gate ‹ 与非门 ‹ 或非门 B F A TN1 TN2 TP2 TP1 +VDD B F A TN2 TN1 TP1 TP2 +VDD CMOS gate CMOS gate ‹ 与或非门 ‹ 或与非门