RASICAS operation 四管DRAM存储单元 Row Address strobe, Column Address Strobe X字线 n address bits are provided in two steps using n/2 pins, referenced to the falling edges of RAs L and CAs L Traditional method of DRAM operation for Now being supplanted by synchronous ■读出 clocked interfaces in SDRAM(synchronous ②充电脉冲,T和T导通,C和C充电至VDD DRAM). X高电位,T4和T4导通,D和D与Q和Q存储电位一致 四管DRAM存储单元 草管DRAM存储阜元 X字线 X字线 D线T2 整行刷新工 ■写入 Data线 选中字线,T1导通,Daa线数据存入电容C 读出 X高电位,Q和与D和/D组成直通 预充电Data线至中间电平 写入,对C2和C2存储单元充放电 选中字线,T1导通,电荷在电容C、C1间重新分配 C微变化经差分放大后加以识别一破坏性读出,需回写 DRAM 其它DRAM SDRAM ■DRAM ■ DDR SDRAM ■ SDRAM SDRAM是“单数据传输 行1次操作;DDR在时争 Synchronous Dynamic Random Access Memory 操作,吞吐率加倍 ■ DDR SDRAM ■ DDR II SDRAM b Double Data Rate SDRAM 也采用在时钟的上升下 ■DDR‖! SDRAM 但DDR2内存却拥有两自 b Double date rate lI sDRAM (即4b数据读预取)。换 ■DDR| SDRAM 时钟能够以4倍外部总线 能够以内部控制总线4, ■ RDRAM( Rambus)4 25 „ Row Address Strobe, Column Address Strobe n address bits are provided in two steps using n/2 pins, referenced to the falling edges of RAS_L and CAS_L Traditional method of DRAM operation for 20 years. Now being supplanted by synchronous, clocked interfaces in SDRAM (synchronous DRAM). RAS/CAS operation 28 „ 读出 Ø充电脉冲，T和T’ 导通，C 和C’充电至VDD X高电位，T4和T’4 导通，D和/D 与 Q 和/Q存储电位一致 四管DRAM存储单元 +VDD T Ø T’ T’2 Q T2 Q C C2 ’ 2 T T4 ’4 C’ C X字线 D线 D线 29 „ 整行刷新 „ 写入 X高电位，Q 和/Q 与 D和/D组成直通 写入，对C2和C’2存储单元充放电 四管DRAM存储单元 +VDD T Ø T’ T’2 Q T2 Q C C2 ’ 2 T T4 ’4 C’ C X字线 D线 D线 30 „ 写入 选中字线，T1导通，Data线数据存入电容C1 „ 读出 预充电Data线至中间电平 选中字线，T1导通，电荷在电容C 、C1间重新分配 C0微变化经差分放大后加以识别—破坏性读出，需回写 单管DRAM存储单元 T1 X字线 Data线 C1 C >> C1 31 DRAM „DRAM „SDRAM Synchronous Dynamic Random Access Memory „DDR SDRAM Double Data Rate SDRAM „DDR II SDRAM Double Date Rate II SDRAM „DDR III SDRAM „RDRAM(Rambus) 32 其它DRAM „DDR SDRAM SDRAM是“单数据传输模式”，它在时钟上升沿进 行1次操作；DDR在时钟上升沿和下降沿各作1次 操作，吞吐率加倍 „DDR II SDRAM 也采用在时钟的上升/下降沿同时进行数据传输； 但DDR2内存却拥有两倍于DDR内存预读取能力 (即4bit数据读预取)。换句话说，DDR2内存每个 时钟能够以4倍外部总线的速度读/写数据，并且 能够以内部控制总线4倍的速度运行