接口部分一设计实体:「调用程序包 语句 模块中仅有一个设计实体, 它提供该设计模块的公共信息, 是ⅤHDL设计电路的最基本部实体 分。ⅤHDL设计的电路系统是实 可以分层次的,所以设计的模明语程 块系统实体即可以是顶层实体, 序 定义程序包 包 又可以是最底层实体。 例2 ENTITY kXor s a kxor PORT(al, bl: IN std_logic; bl END MOr. cl: OUT std logic);模块中仅有一个设计实体， 它提供该设计模块的公共信息， 是VHDL设计电路的最基本部 分。VHDL设计的电路系统是 可以分层次的，所以设计的模 块系统实体即可以是顶层实体， 又可以是最底层实体。 二、接口部分—设计实体： 调用程序包 语句 标 准 程 序 包 定 义 程 序 包 实体 及实 体声 明语 句 ENTITY kxor IS kxor PORT(a1,b1:IN std_logic; a1 b1 c1:OUT std_logic); c1 END kxor; 例 2