• 1.MSI的应用 • 2.组合逻辑电路的分析方法 • 3.组合逻辑电路的设计方法 Sec3.1 概述 Sec3.2 组合逻辑电路的分析方法 Sec3.3 组合逻辑电路的设计方法 Sec.3.5 多路选择器 Sec3.6 译码器 Sec.3.7 组合逻辑电路的VHDL设计方法 • Sec3.7.1 VHDL设计语言 • Sec3.7.2 用VHDL设计全加器 • Sec3.7.3 VHDL多路选择器设计 • Sec3.7.4 VHDL设计译码器方法

学习要点： •基本触发器的结构及特点 •触发器的功能描述方法 •触发器的使用方法 5.1 基本触发器 5.1.1 基本RS触发器 5.1.2 钟控RS触发器 5.1.3 D触发器 5.1.4 JK触发器 5.1.5 T触发器和T'触发器 5.1.6 基本触发器的空翻和震荡现象 5.2 边沿触发器

学习要点： •计数器、寄存器的分类 •集成计数器芯片的功能分析及其应用 •集成寄存器芯片的功能分析及其应用 7.1 计数器 7.1.1 计数器的分类 7.1.2 集成同步计数器功能分析及应用 7.1.3 集成异步计数器功能分析及应用 7.2 寄存器 7.2.1 数据寄存器 7.2.2 移位寄存器 7.2.3 集成寄存器的功能分析及应用

7-1 概述 7-2 只读存储器ROM 7-3 随机存储器RAM 7-4 存储器容量的扩展 7-5 用存储器实现组合逻辑函数

5-1 概述 5-2 时序逻辑电路的分析方法 5-3 若干常用的时序逻辑电路 5-4 时序逻辑电路的设计方法

1-1 概述 1-2 逻辑代数中的三种基本运算 1-3 逻辑代数的基本公式和常用公式 1-4 逻辑代数的基本定理 1-5 逻辑函数及其表示方法 1-6 逻辑函数的公式化简法 1-7 逻辑函数的卡诺图化简法 1-8 具有无关项的逻辑函数及其化简

1、555定时器电路结构 由比较器C1、C2，基本RS 触发器，集电极开路输出 三极管TD三部分组成

6.1 利用 555 定时器芯片构成一个鉴幅电路，实现图题 中, UR1=3.2V, UR2=1.6 V。要求画出电路图，并标明电路中相关的参数值

3.1-(A⊕B)⊕(C⊕D)奇偶校验器 (b)y-A+B+A+B=a+ab…或功能 3.2(a)y=ab+(+)+D= (b)y=A+AC+BC全加器 Y2=A⊕BC全加器

一、实验目的 1．掌握中规模集成译码器、数据选择器的逻辑功能和使用方法。 2．了解译码器的应用。 3．学习用数据选择器构成组合逻辑电路的方法