6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少

1. 掌握信号采集过程中触发的原理和作用，掌握基本的触发条件设置方法； 2. 掌握数字触发功能的设计方案及实现方法

一、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作

3.1组合逻辑电路的分析方法 3.2组合逻辑电路的设计方法 3.3若干常用的组合逻辑电路 3.4组合逻辑电路中的竞争-冒险现象

2.1分立元件门电路 2.2TTL集成逻辑门电路 2.3其他类型的TTL门电路 2.4Ms逻辑门 2.5使用逻辑门的几个实际问题

1.PLD器件的发展概况 2.可编程逻辑器件的特点 (1)减少系统的硬件规模。 (2)增强逻辑设计的灵活性。 (3)缩短系统设计周期。 (4)简化系统设计,提高系统速度。 (5)降低系统成本

6.1 8位加法器的设计 6.2 8位乘法器的设计 6.3 序列检测器的设计 6.4 正负脉宽数控调制信号发生器的设计 6.5 数字频率计的设计 6.6 秒表的设计 6.7 MCS–51单片机与FPGA/CPLD总线接口逻辑设计 6.8 交通灯信号控制器的设计 6.9 语音信箱控制系统的设计 6.10 PID控制器的设计 6.11 空调系统有限状态自动机的设计 6.12 闹钟系统的设计

6.1 概述 6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路 6.5 时序逻辑电路中的竞争-冒险现象

1 基本RS触发器 2 同步RS触发器 3 主从触发器 4 边沿触发器 5 不同功能触发器间的转换

4.1 概述 4.2 组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争-冒险现象