相关文档

电子科技大学:《数字系统EDA技术》第六章 VHDL设计应用实例

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少
团购合买资源类别:文库,文档格式:PPT,文档页数:40,文件大小:1.48MB
点击进入文档下载页(PPT格式)
点击下载(PPT格式)

浏览记录