第四章MAX+PLUS工开发工具 54.1概述 MAX+PLUS-Multiple array matrix and Programmable Logic User System MAX+PLUSⅡ的特点: 1.与结构无关 2.多平台 3.完全集成化
1 §4.1 概述 MAX+PLUS——Multiple Array Matrix and Programmable Logic User System MAX+PLUS Ⅱ的特点： 1. 与结构无关 2. 多平台 3. 完全集成化 第四章 MAX+PLUS Ⅱ开发工具
4.丰富的设计库 5.模块化工具 6.硬件描述语言(HDL) 7. Megacore功能:IP核( Intelligence Property Core 8. Opencore特性 9.丰富的在线帮助系统 10.开放的界面
2 4. 丰富的设计库 5. 模块化工具 6. 硬件描述语言（HDL） 7. Megacore功能：IP核（Intelligence Property Core） 8. Opencore特性 9. 丰富的在线帮助系统 10. 开放的界面
a Acrobat Reader-[mplusIIXI1.pdf] a File Edit Document view Window Help 与 N巴②白回图N4川◆中①国石已的的 Operate seamlessly with other EDA tools Verilog HDL&- VHDL Design Files FLEX MAX+PLUs‖l MAX Standard EDA Classic HDL Files EDIF Standard EDA Schematics Verilog HDL Standard eDa VHDL Simulator EDIF SDF
3
542MAX+PLUS工的设计过程简介 设计流程 设计 设计 思想 输入 设计 设计 系统 实现 仿真器件 编程测试 FPGA/CPLD设计流程图
4 §4.2 MAX +PLUS Ⅱ的设计过程简介 一、设计流程 设计 思想 设计 输入 设计 实现 设计 仿真 器件 编程 系统 测试 FPGA/CPLD设计流程图
、设计环境 盟 Acrobat Reader-[ mplusII入门.pdf] □e T] File Edit Document View window Help N巴②国N4p川◆D国佔合酗的 Design Entry Project Processing MAX+PLUS MAX+PLUS II MAX+PLUS ll Compiler Text Editor Graphics Editor Compiler Netlist Database Logic Extractor(includes Builder Synthesizer MAX+PLUS II MAX+PLUS II Functional, Timing Symbol Editor Floorplan Editor or Linked sNF Partitioner Fitter MAX+PLUS II EDIF VHDL Design ssem Waveform Editor Verilog Netlist Doctor MAX+PLUS II Message Processor Project Verification Hierarchy Display/ Device Programming MAX+PLUS II MAX+PLUS II Simulator aveform Editor MAX+PLUS II Programmer MAX+PLUS II Timing Analyzer MAX+PLUSⅡ的设计环境
5 二、设计环境 MAX+PLUS II的设计环境
1、设计输入 (1)、输入方式: 图形输入 文本输入、 波形输入 网表输入、 符号编辑 底层编辑
6 1、设计输入 （1）、输入方式： 图形输入、 文本输入、 波形输入、 网表输入、 符号编辑、 底层编辑
(2)、层次设计 即在一个设计方案中支持多级层次,并且各 级层次的设计可包含几种不同格式建立的设计 文件,使设计输入具有极大的灵活性。 a、有助于系统构思 b、利于模块化结构 C、易于设计调试 d、可混合描述 e、易于递增式设计 f、有助于并行式设计
7 （2）、层次设计 即在一个设计方案中支持多级层次，并且各 级层次的设计可包含几种不同格式建立的设计 文件，使设计输入具有极大的灵活性。 a、有助于系统构思 b、利于模块化结构 c、易于设计调试 d、可混合描述 e、易于递增式设计 f、有助于并行式设计
2、设计实现 在FPGA/CPLD器件内物理地实现所需逻辑。 步骤如下 1)选择目标器件、设定编译环境 2)生成二进制网表文件(.cnf 3)建立数据库 4)逻辑综合、优化 5)器件划分( Partitioner)和试配( Fitter) 6)产生仿真文件、器件编程文件
8 2、设计实现 在FPGA/CPLD器件内物理地实现所需逻辑。 步骤如下： 1）选择目标器件、设定编译环境 2）生成二进制网表文件（. cnf） 3）建立数据库 4）逻辑综合、优化 5）器件划分(Partitioner)和试配( Fitter） 6）产生仿真文件、器件编程文件
3、设计验证 1)设计仿真 a.功能仿真 b.定时仿真 2)定时分析 a、延时矩阵 b、建立时间与保持时间 C、最高时钟频率
9 3、设计验证 1）设计仿真 a. 功能仿真 b. 定时仿真 2）定时分析 a、延时矩阵 b、建立时间与保持时间 c、最高时钟频率
4、器件仿真(编程) 即通过编程器( Programmer)将电路设计 下载到实际芯片中 编程方法 1)用计算机及 Altera专用编程电缆进行配置 2)用 Altera专用串联 EPROM进行配置 3)用通用 EPROM进行配置
10 4、器件仿真（编程） 即通过编程器（Programmer）将电路设计 下载到实际芯片中。 编程方法： 1）用计算机及Altera专用编程电缆进行配置 2）用Altera 专用串联EPROM进行配置 3）用通用EPROM进行配置
