前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

5.1概述 5.2时序逻辑电路的分析方法 5.3若干常用的时序逻辑电路 5.4时序逻辑电路的设计方法 5.5时序逻辑电路中的竞争一冒险现象

4.1概述(组合逻辑电路的特点和功能描述) 4.2组合逻辑电路的分析方法和设计方法 4.3若干常用的组合逻辑电路 编码器、译码器、 数据选择器、加法器、数值比较器 4.4组合逻辑电路中的竞争冒险现象 成因、检查和消除方法

第五章同步时序逻辑电路 本章知识要点: 一、时序逻辑电路的基本概念; 二、同步时序逻辑电路的分析和设计方法; 三、典型同步时序逻辑电路的分析和设计

一、组合逻辑电路的基本概念 二、SSI构成的组合逻辑电路的分析和设计 三、MSI组合逻辑电路的工作原理及应用 四、组合逻辑电路中的竞争和冒险 五、习题讲解

6.3同步时序逻辑电路的设计 注:只要求用门电路和触发器设计同步时序逻辑电路 6.3.1一般设计步骤(分析的逆过程) 1、画出原始状态图确定电路的输入、输出变量,以及电路应当包括的状态个数,状态转换 2、状态图化简合并等价状态等价状态:输入相同的情况下→输出相同、次态也相同

第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能

上面介绍了动态显示电路

认识实验 集成逻辑门电路 组合电路实验 555定时器的应用