第四章组合逻辑电路 组合逻辑电路 逻辑电路可以分成两大类: 时序逻辑电路 组合逻辑电路的特点 电路中任一时刻的稳定输出仅仅取决于该时刻 的输入,而与电路原来的状态无关。因此,组合电路 没有记忆功能,只有从输入到输出的通路,没有从 输出到输入的反馈回路,其一般框图如图4-1所示
第四章 组合逻辑电路 组合逻辑电路的特点: 电路中任一时刻的稳定输出仅仅取决于该时刻 的输入,而与电路原来的状态无关。因此，组合电路 没有记忆功能，只有从输入到输出的通路，没有从 输出到输入的反馈回路，其一般框图如图4-1所示。 逻辑电路可以分成两大类: 组合逻辑电路 时序逻辑电路
f(x,, X2 2 组合逻辑 2(x1,x xx 的 四端网络 X1,X2 图4-1组合逻辑电路框图 图中:x1、x2、…,xn表示输入变量。 f1、f2、…fn表示输出函数。 每个输出函数可表示为 f;=f(x1、x2、…X)(j=1,2,,m)
图中：x1､ x2､ … xn表示输入变量。 f1､ f2､ … fm表示输出函数。 每个输出函数可表示为： fi = fj (x1､ x2､ … xn ) (j = 1,2,…,m)
41SSI组合逻辑电路的分析和设计 SSI: Small Scale Integration SS是指10门片以下的集成电路。 例如:7400芯片,二输入的四与非门 YCC & 71LS00 &
4.1 SSI组合逻辑电路的分析和设计 SSI是指10门/片以下的集成电路。 SSI : Small Scale Integration 例如：7400芯片，二输入的四与非门
在可编程器件中: SS称为→门级→汇编语言(或机器语言) (有人称它为网表,有人称为硬件机器语言) 注意:在这一章的这一节里要求掌握SS的 分析和设计方法。 SI组合电路的分析 所谓分析一个给定的逻辑电路,其目的就是 确定电路实现的逻辑功能
一 ､SSI组合电路的分析 SSI称为⇒门级⇒汇编语言（或机器语言） 注意：在这一章的这一节里要求掌握SSI的 分析和设计方法。 所谓分析一个给定的逻辑电路，其目的就是 确定电路实现的逻辑功能 。 在可编程器件中：
1、分析步骤 (1)根据给定的逻辑电路图,写出表达式。 (2)列出真值表 (3)由真值表抽象分析它的功能。(难点) 例411(P68) & AB & S C 图4.1.1(a)电路
1､分析步骤 例4.1.1 (P68) （1）根据给定的逻辑电路图，写出表达式。 （2）列出真值表。 （3）由真值表抽象分析它的功能。（难点）
& AB & S C 解:①分析 图4.1.1(a)电路 两个输入信号:A,B;两个输出信号:S,C。 ②写出表达式 S=AAB BAB C= AB =AB =AAB+B AB =AB+AB
解:①分析 ②写出表达式 两个输入信号:A , B ; 两个输出信号:S ,C 。 S= A AB B AB =A AB + B AB =AB + AB C= AB =AB
③列真值表 abcs S =AB+AB 0000 0101 C =AB 1001 1110 A1010 ④确定功能 +)B10 A、B为一位二进制数, (0)01(0)11(0)1(1)0 CS CSICSICS S为本位和,C为本位向 高位的进位。 本电路满足:0+0=(0)0;0+1=(0)1;1+0=(0)1;1+1=(1)0
③列真值表 S =AB + AB C =AB ④确定功能 本电路满足: 0+0=(0)0 ; 0+1=(0)1 ; 1+0=(0)1 ; 1+1=(1)0。 A、B 为一位二进制数， S为本位和，C为本位向 高位的进位
因此,此电路完成半加运算,是一个一位 半加器。半加器的逻辑符号如下图所示。 AB CO SC 图4.1.1(b)半加器逻辑符号 在进行信息传输时,为检测信息是否出错, 常在信息后附加一个校验部分:校验和
因此，此电路完成半加运算，是一个一位 半加器。半加器的逻辑符号如下图所示。 在进行信息传输时，为检测信息是否出错， 常在信息后附加一个校验部分：校验和
例412(P68) 解:①分析 入:D1、D2、D 出:F DDD 2 1}—F B
例4.1.2 (P68) 解:①分析 入 : D1､ D2､ D3､ D4 出 : F
DDD F 34 ②写出表达式 F=d, e D3ED4 (D1⊙D2)田(D3D4)提示:列真值表时,根 据P19异或、同或逻辑 =D1⊙D2⊙D3⊙D4式求F。 =D1D2由D3⊕D4
②写出表达式 F= D1⊕D2 ⊕ D3⊕D4 提示：列真值表时，根 据P19 异或､同或逻辑公 式求F