66序列码发生器 概述 周期性重复出现的一列数码称为序列码。 如:11000,11000, 在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度,用M表示。 应用范围:作为数字系统的测试信号,同步 信号及地址码等。在通信、雷达、遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器。 二、序列码发生器的设计 其结构类型有:计数型和反馈移存型两种
6.6 序列码发生器 一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器。 二､序列码发生器的设计 其结构类型有：计数型 和 反馈移存型两种
1计数型序列码发生器 (1)电路结构 1 组合逻辑 Qn Qn-1 Q 模M计数器 图6.6.1计数型序列码发生器的结构图 特点:产生序列码的序列长度M等于计数器的 模值M,并可根据需要产生一个或多个序列码f
1.计数型序列码发生器 (1) 电路结构 特点:产生序列码的序列长度M等于计数器的 模值M ,并可根据需要产生一个或多个序列码f
(2)设计 设计步骤:①设计模M的计数器; ②设计组合电路。 例6.6.1设计产生序列码F=11110101的计数型 序列码发生器。 解:方法一:1)设计模值M=8的异步计数器 3D3 Q2 D2 Q D1 CP Q3 RD 2 清"0
（2）设计 设计步骤： ① 设计模M的计数器； ② 设计组合电路。 例6.6.1设计产生序列码F=11110101的计数型 序列码发生器。 解：方法一: 1)设计模值M=8的异步计数器
2)设计组合电路 表6.6.1例6.6.1组合逻辑的真值表 Q Q3 Q2 Q1 F Q100011110 位 0000 001100 1111 F=Q3+Q1=Q3 Q1 10101 101
2)设计组合电路
&p—F Q3 D3 Q2D Q1D CP Q1RI 清"O 方法二:设计模值M=8的同步计数器 解:1)设计M=8的计数器; 1J lJ 1Q3 ciA C1≮ C1 RlK & R 1K R IK D CP
方法二:设计模值M=8的同步计数器 解：1）设计M=8的计数器；
2)设计组合电路。(同上) F=Q3 +Q1=Q3Q1 &卜一F 0 RIK R 1K R 1K D
2）设计组合电路。（同上）
方法三:采用MSI,即:74161和74151实现电路。 解:1)设计M=8的计数器;(用74161设计) 2)设计组合电路。(用74151设计) A 0。O D 0120 A cC32(1 CR 74161 D174151Y D DD 3 D, D, Do CP D 234 D D D CP 图6.6.3用74161和74151构成的序列码发生器
方法三:采用MSI , 即:74161和74151 实现电路。 解：1）设计M=8的计数器；（用74161设计） 2）设计组合电路。（用74151设计）
习题6.40写出图P640中74161输出端的状态 编码及74151输出端产生的序列信号 74151 军:1求计数器的模长 DDDDDDDD 000QQ0 CR=Q3 Q1 M=10 IA2A1A 2)求74151的数据端 CP Q3 Q2 Q1 Q0 CR D。=D1=1; CP74161 Do D1 D2 D3 D2 =D5=D6=D, =0 P图6.40 D3=Q0;D4=Q0
习题6.40 写出图P6.40中74161输出端的状态 编码及74151输出端产生的序列信号。 解： 1)求计数器的模长 M=10 2)求74151的数据端 D0= D1=1 ； D2= D5= D6= D7=0 ； D3= Q0 ； D4=Q0
3列真值表& 4)求序列码 Q3 Q2 Q1 oF F=1111000110 74151 01 00000000 00001 001100 0 F DDDDDD 0 000QQ011 000110 AzalA 0001 CP Q3 Q2 Q1 Q0 CR 100l CP74161 Do di d2 d 601/0■ P图6.40
3) 列真值表 & 4) 求序列码 F=1111000110
2.反馈移存型序列码发生器 (1)电路结构图 组合逻辑 n Q FF n F CP 图662反馈移存型序列码发生器的结构图 (2)设计 序列码发生器的设计可分为两大类: 给定序列码和给定序列长度
2. 反馈移存型序列码发生器 (1)电路结构图 (2)设计 序列码发生器的设计可分为两大类: 给定序列码 和 给定序列长度
