第六章习题课 小结:时序电路=组合电路+存储电路 1.工作描述 可用以下四组方程来描述: 激励方程、状态方程、输出方程、时钟方程 2分类 (1)按模型分类 mealy型—Z(t+)不仅与X(tn)有关还和Qt)有关 Moore型—Z(t)只与Qt)有关,而和X(tn)无关
第六章 习题课 小结: 时序电路=组合电路+ 存储电路 1. 工作描述 可用以下四组方程来描述: 激励方程､状态方程､输出方程､时钟方程。 2.分类 (1) 按模型分类 mealy型—Z(tn+1)不仅与X(tn )有关,还和Q(tn )有关。 Moore型—Z(tn+1)只与Q(tn )有关，而和X(tn )无关
(3)按时钟分类 同步:只有一个CP信号 异步:有多个CP信号 3时序电路的分析 目的:是为了找出该电路输出和输入之间的逻 辑关系,以确定电路的逻辑功能。 (1)分析电路中哪些部分是组合电路。 1)找出电路中哪些部分是组合电路。 2)找出电路中哪些部分是存储电路。 3)找出输入X和输出Z 4)确定电路是同步还是异步电路
（3）按时钟分类 同步:只有一个CP信号。 异步：有多个CP信号。 3.时序电路的分析 目的:是为了找出该电路输出和输入之间的逻 辑关系,以确定电路的逻辑功能。 （1）分析电路中哪些部分是组合电路。 1）找出电路中哪些部分是组合电路。 2）找出电路中哪些部分是存储电路。 3）找出输入X和输出Z。 4）确定电路是同步还是异步电路
(2)写出四组方程 (3)作状态转移表、状态转移图或波形图。 (4)叙述电路的逻辑功能。(难点) 4寄存器和移存器 (1)寄存器 用来存储“0或“1”的一组二值代码的电路。 介绍的典型芯片74175 结构特点:各FF之间没有连接,各自独立工作 ①CP1=CP2=CP3=CP4=CP(同步存数 ②有Q和Q输出。 要求掌握:功能表和管脚图
（2）写出四组方程 （3）作状态转移表､状态转移图或波形图。 （4）叙述电路的逻辑功能。（难点） 4.寄存器和移存器 (1)寄存器 ——用来存储“0”或“1”的一组二值代码的电路。 介绍的典型芯片74175： 结构特点：各FF之间没有连接，各自独立工作。 ① CP1=CP2=CP3=CP4=CP（同步存数） ② 有Q和Q输出。 要求掌握：功能表和管脚图
(2)移存器 暂存数码+移位功能(具有两种功能) 结构特点:各FF之间有联系,除第一级外的各 FF的数据输入端均连接相邻FF的输出端 两者在功能上的 相同之处:都能暂存数据。 不同之处:∫移存器具有移位功能。 寄存器无移位功能。 强调:移存器中所使用的FF必须是无空翻的FF。 否则,工作时会出现逻辑错误
（2）移存器 ——暂存数码+移位功能（具有两种功能） 结构特点：各FF之间有联系，除第一级外的各 FF的数据输入端均连接相邻FF的输出端。 两者在功能上的 相同之处：都能暂存数据。 不同之处： 移存器具有移位功能。 寄存器无移位功能。 强调：移存器中所使用的FF必须是无空翻的FF。 否则，工作时会出现逻辑错误
单向 按移位方向分类 移存器的分类: 双向 按 INOUT方式分类 并出 发送机 终端机律出串入 终端机 接收机 并入 典型芯片介绍了74194,74195,74165, 其中:Y74194为重点掌握的芯片
移存器的分类： 按移位方向分类 单向 双向 按IN/OUT方式分类 典型芯片介绍了 74194 ，74195 ，74165 ， 其中： ▼ 74194为重点掌握的芯片
74194是四位串入、并出一串出、并出双向移存器。 要求掌握: ①74194芯片的功能和管脚图。 ②应用:扩展和实现数据转换。 ③74195的功能和管脚图。 1)J、K和Q0→Qon+1 2)S/L→shit/load—功能控制端 S/L=0,置数;S/L=1,右移 ④74165芯片 1) CLKINHIBIT=1,CLK不起作用。 CLKINHIBIT=0,CLK才起作用
74194是四位串入､并出—串出､并出双向移存器。 要求掌握： ① 74194芯片的功能和管脚图。 ② 应用：扩展和实现数据转换。 ③ 74195的功能和管脚图。 1）J､K和Q0 n ⇒ Q0 n+1 2) S / L ⇒shift / load — 功能控制端 S / L=0 ，置数； S / L=1 ，右移。 ④ 74165芯片 1）CLKINHIBIT=1，CLK不起作用。 CLKINHIBIT=0，CLK才起作用
2)Q0~Q6是内部输出,Q7才是电路的输出 5计数器 DFF 同步 SSI 二进制计数器 JKFF(异步 74161 MSI 74163 「CPG=CP 7490/8421BCD CPI=Q( Q3 Q2Q1Q0 十进制计数器 CP,=CP 5421BCD CPo=Q QoQ3Q2Q1 74160
2）Q0 ~ Q6 是内部输出，Q7才是电路的输出。 5.计数器 二进制计数器 SSI DFF JKFF 同步 异步 MSI 74161 74163 十进制计数器 7490 8421BCD 5421BCD CP0=CP CP1=Q0 Q3Q2Q1Q0 CP1=CP CP0=Q3 Q0Q3Q2Q1 74160
SSI采用次态方程来设计,求各 FF的激励函数用门和F自行 任意 设计方法与书上的不同)。异步: 进制 RD=M 计数 清零法一可靠清零同步 器 RD=M- MSI 置最小数法:Lp=Q ccy (M<N) 最小数=NM 置数法置“0法 少D 置最大数法:Ln=M2 (注意:取全“0”状态)
任意 进制 计数 器 SSI采用次态方程来设计,求各 FF的激励函数(用门和FF自行 设计,方法与书上的不同)。 MSI （M<N） 清零法 置数法 可靠清零 异步： 同步： 置最小数法： LD=QCC， 最小数=N-M 置“0”法：LD=M-1 置最大数法：LD=M-2 （注意：取全“0”状态）
异步级联—前级的Q输出经过一个 反相器,加入后级的CP2。N=N1N2° MSI (M>N) 同步级联CP1=CP2=CP,Ⅰ片的 P=T=1,Ⅱ片的P=T=Qcc(D 实现的方法: 整体预置“0”,或整体复“0
MSI （M>N） 异步级联——前级的QCC输出经过一个 反相器，加入后级的CP2。N=N1·N2。 同步级联——CP1= CP2=CP，I片的 P=T=1，Ⅱ片的P=T=QCC（I）。 实现的方法： 整体预置“0”，或 整体复“0
6.移存型计数器(采用的典型芯片为:74194) 环型计数器 特点:原码反馈。 典型!|优点:电路结构简单,不需要另加译码器。 电路|缺点:F的利用率不高,不具有自启动性, 需要人工干预。 扭环计数器: 特点:反码反馈。 优点:FF的利用率提高了一倍。 缺点:不具有自启动性,需要人工干预
6. 移存型计数器（采用的典型芯片为：74194） 典型 电路 环型计数器: 特点:原码反馈。 优点：电路结构简单，不需要另加译码器。 缺点：FF的利用率不高，不具有自启动性， 需要人工干预。 扭环计数器： 特点:反码反馈。 优点：FF的利用率提高了一倍。 缺点：不具有自启动性，需要人工干预