半导体制造技术 西安交通大学微电子技术教研室 第十七章 CO小SC制造工艺流程
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 半导体制造技术 西安交通大学微电子技术教研室 第十七章 COMS IC 制造工艺流程
目标 通过本章的学习,将能够: 画出典型的亚微米 CMOS IO制造流程图 2.描述CMOS制造工艺14个步骤的主要目的 4.讨论每一步CMOS制造流程的关键工艺 半导体制造技术 电信学院微电子教研室 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 目 标 通过本章的学习，将能够： 1. 画出典型的亚微米 CMOS IC 制造流程图； 2. 描述 CMOS 制造工艺14个步骤的主要目的； 4. 讨论每一步 CMOS 制造流程的关键工艺
cMoS工艺流程中的主要制造步骤 photoresist , Mask photoes is Silicon substrate Oxidation Photoresist Mask -Wafe Exposed Photoresist (Field oxide) Coating Alignment and Exposure Photoresist Develo intgas& ionized CCl4 gi ionized oxygen gate oxd polys IlICo Oxide Photoresist Oxidation Polysilicon Polysilicon Etch p (Gate oxide) eposition Mask and etch ion beam 74 Ion Active Contact Metal Implantation R Deposition Etch Deposition and 半导体制造技术 电信学院殿电子教研室 Figure 9.1 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda CMOS工艺流程中的主要制造步骤 Figure 9.1 Oxidation (Field oxide) Silicon substrate Silicon dioxide oxygen Photoresist Develop oxide Photoresist Coating photoresist Mask-Wafer Alignment and Exposure Mask UV light Exposed Photoresist exposed photoresist G S D Active Regions top nitride S D G silicon nitride Nitride Deposition Contact holes S D G Contact Etch Ion Implantation ox D G Scanning ion beam S Metal Deposition and Etch drain S D G Metal contacts Polysilicon Deposition polysilicon Silane gas Dopant gas Oxidation (Gate oxide) gate oxide oxygen Photoresist Strip oxide Ionized oxygen gas Oxide Etch photoresist oxide Ionized CF4 gas Polysilicon Mask and Etch oxide Ionized CCl4 gas
CMOs制作步骤 1.双井工艺 2.浅槽隔离工艺 Passivation layer 3.多晶硅栅结构工艺 4.轻掺杂漏(LDD)注入工艺 ILD-5 8M4 5.侧墙的形成 ILD-4 6.源漏(S/D)注入工艺 88 888 7.接触孔的形成 M28 父22 8.局部互连工艺 ILD-2 9.通孔1和金属塞1的形成 交交交交交 ILD-1 10.金属1互连的形成 1.通孔2和金属2的形成 团k 12.金属2互连的形成 n-well 13.制作金属3、压点及合金 Epitaxial lay 14.参数测试 p* Silicon substrate 半导体制造技术 电信学院微电子教研室 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 1. 双井工艺 2. 浅槽隔离工艺 3. 多晶硅栅结构工艺 4. 轻掺杂漏(LDD)注入工艺 5. 侧墙的形成 6. 源/漏（S/D）注入工艺 7. 接触孔的形成 8. 局部互连工艺 9. 通孔1和金属塞1的形成 10. 金属1互连的形成 11. 通孔2和金属2的形成 12. 金属2互连的形成 13. 制作金属3、压点及合金 14. 参数测试 Passivation layer Bonding pad metal p + Silicon substrate LI oxide STI n-well p-well ILD-1 ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 Poly gate p - Epitaxial layer p + ILD-6 LI metal Via p + p + n + n + n + 2 3 1 4 5 6 7 8 9 10 11 12 13 14 CMOS 制作步骤
双井工艺 n-well Formation 1)外延生长 2)厚氧化生长保护外延层免受污染;阻止了在注 入过程中对硅片的过渡损伤;作为氧化物屏蔽层,有助 于控制注入过程中杂质的注入深度。 3)第一层掩膜 4)n井注入(高能) 5)退火 Phosphorus implant Thin Films ( Photoresist -Diffusion Photo Etch Oxide an-well . um Implant ①p- Epitaxial layer p+ Silicon substrate (Dia= 200 mm,-2 mm thick) 半导体制造技术 电信学院微电子教研室 Figure 9. 8 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 一、双井工艺 n-well Formation 1）外延生长 2）厚氧化生长 保护外延层免受污染；阻止了在注 入过程中对硅片的过渡损伤；作为氧化物屏蔽层，有助 于控制注入过程中杂质的注入深度。 3）第一层掩膜 4）n井注入（高能） 5）退火 3 1 2 Photo Implant Diffusion 4 Polish Etch 5 Thin Films ~5 um (Dia = 200 mm, ~2 mm thick) Photoresist Phosphorus implant 3 1 2 p+ Silicon substrate p- Epitaxial layer Oxide 5 4 n-well Figure 9.8
p-well Formation 1)第二层掩膜 2)P井注入(高能) 3)退火 Boron implant Thin Films Polish Photoresist I Diffusion Etch n-well 32) p-well Implant Epitaxial laye p+ silicon substrate 半导体制造技术 电信学院微电子教研室 Figure 9.9 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda p-well Formation 1）第二层掩膜 2） P井注入(高能) 3）退火 Thin Films 3 1 2 Photo Implant Diffusion Polish Etch p+ Silicon substrate Boron implant 1 Photoresist p- Epitaxial layer Oxide 3 n-well 2 p-well Figure 9.9
浅曹隔离工艺 ST槽刻蚀 1)隔离氧化层 2)氮化物淀积 3)第三层掩膜,浅曹隔离 4)ST槽刻蚀 (氮化硅的作用:坚固的掩膜材料,有助于在ST氧化物淀积 过程中保护有源区;在CMP中充当抛光的阻挡材料。) Selective etching opens isolation regions in the epi layer. Films Polish ( Photoresist (2) Nitride Diffusion Photo Etch p-well STI Implant p-Epitaxial layer p+ Silicon substrate 半导体制造技术 电信学院微电子教研室 Figure 9.10 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 二、浅曹隔离工艺 STI 槽刻蚀 1）隔离氧化层 2）氮化物淀积 3）第三层掩膜，浅曹隔离 4）STI槽刻蚀 （氮化硅的作用：坚固的掩膜材料，有助于在STI氧化物淀积 过程中保护有源区；在CMP中充当抛光的阻挡材料。） Thin Films 1 2 Photo Polish Etch Implant Diffusion 3 4 +Ions Selective etching opens isolation regions in the epi layer. p+ Silicon substrate p- Epitaxial layer n-well p-well 3 Photoresist 2 Nitride 4 1 Oxide STI trench Figure 9.10
STI OXide fill 1)沟槽衬垫氧化硅 2)沟槽CVD氧化物填充 Trench fill by chemical vapor deposition Thin Films Polish Trench CVD oxide Nitride Diffusion Photo Etch n-well Liner oxide p-Epitaxial layer p+ silicon substrate 半导体制造技术 电信学院微电子教研室 Figure 9.11 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda STI Oxide Fill 1）沟槽衬垫氧化硅 2）沟槽CVD氧化物填充 1 2 Diffusion Polish Photo Etch Implant Thin Films p-well Trench fill by chemical vapor deposition 1 Liner oxide p+ Silicon substrate p- Epitaxial layer n-well 2 Nitride Trench CVD oxide Oxide Figure 9.11
STI Formation 1)浅曹氧化物抛光(化学机械抛光) 2)氮化物去除 Planarization by chemical-mechanical polishing Thin Polish Films STI Oxide after polish 〔2 Nitride strip Diffusion Photo n-well Liner oxide p-Epitaxial layer p+ silicon substrate 半导体制造技术 电信学院微电子教研室 Figure 9.12 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda STI Formation 1）浅曹氧化物抛光（化学机械抛光） 2）氮化物去除 Thin Films 1 2 Diffusion Photo Etch Implant Polish p-well 1 2 Planarization by chemical-mechanical polishing STI oxide after polish Liner oxide p+ Silicon substrate p- Epitaxial layer n-well Nitride strip Figure 9.12
Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步,因 为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成 而后者是整个集成电路工艺中物理尺度最小的结构。 1)栅氧化层的生长 2)多晶硅淀积 3)第四层掩膜,多晶硅栅 4)多晶硅栅刻蚀 Photoresist Thin gate etch Films ⑤9X、图 Diffusion Photo Etch n-well p-well p-Epitaxial layer p+ silicon substrate 半导体制造技术 电信学院微电子教研室 Figure 9.13 by michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 三、Poly Gate Structure Process 晶体管中栅结构的制作是流程当中最关键的一步，因 为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成 ，而后者是整个集成电路工艺中物理尺度最小的结构。 1）栅氧化层的生长 2）多晶硅淀积 3）第四层掩膜，多晶硅栅 4）多晶硅栅刻蚀 Thin Films 1 2 Diffusion Photo Etch Implant Polish 3 4 p+ Silicon substrate 1 Gate oxide 2 p- Epitaxial layer n-well p-well Polysilicon deposition 4 Poly gate etch 3 Photoresist ARC Figure 9.13
