第十章基本咒刻工艺--从曝到最终检验 概述 基本光刻工艺前面已经介绍。随着图形尺寸 减小到亚微米级,芯片制造工艺对低缺陷密度的 要求越来越迫切;还有芯片尺寸和器件密度的增 加,这些都要求芯片制造工业尽可能挖掘各种传 统工艺的潜能和开发新的工艺技术。 10.1 ULSIVLSI IC图形处理过程中存在地问题 对于中规模、大规模和某些ⅥLSI的IC,前面 介绍的基本光刻工艺完全适用,然而,对于 ULSI/ LSI IC这些基本工艺已经明显力不能及 在亚微米工艺时代,某些光刻工艺在03um以下明 显显示出它的局限性。存在地问题主要包括:光 学设备的物理局限;光刻胶分辨率的限制;晶园 表面的反射现象和高低不平现象等
第十章 基本光刻工艺------ 从曝光到最终检验 -1- ◼ 概述 基本光刻工艺前面已经介绍。随着图形尺寸 减小到亚微米级,芯片制造工艺对低缺陷密度的 要求越来越迫切;还有芯片尺寸和器件密度的增 加,这些都要求芯片制造工业尽可能挖掘各种传 统工艺的潜能和开发新的工艺技术。 10.1 ULSI/VLSI IC 图形处理过程中存在地问题 对于中规模、大规模和某些VLSI的IC,前面 介绍的基本光刻工艺完全适用,然而 ,对于 ULSI/VLSI IC 这些基本工艺已经明显力不能及。 在亚微米工艺时代,某些光刻工艺在0.3µm以下明 显显示出它的局限性。存在地问题主要包括:光 学设备的物理局限;光刻胶分辨率的限制;晶园 表面的反射现象和高低不平现象等
第十章基本光刻工艺--从曝光到最终检验 下图列出了一些在2012年左右对光刻工艺的要求 生产年度 2001 2006 2012 线宽nm) 150 100 50 记忆量 1 Gb 16 gb 64 Gb 逻辑Bts/cm2 380M 2.2B 17B 芯片尺寸 DRAM(mm2) 445 790 1580 最大连线水平 7 7~8 9 掩膜层 23 24~26 28 缺陷密度DRAM(D/m) 875 490 250 芯片连接I/O 1195 1970 3585 芯片直径mm) 300 300 450
第十章 基本光刻工艺------ 从曝光到最终检验 -2- 下图列出了一些在2012年左右对光刻工艺的要求 生产年度 2001 2006 2012 线宽(nm) 150 100 50 记忆量 1 Gb 16 Gb 64 Gb 逻辑Bits/cm2 380 M 2.2 B 17 B 芯片尺寸DRAM(mm2 ) 445 790 1580 最大连线水平 7 7~8 9 掩膜层 23 24~26 28 缺陷密度DRAM(D/m) 875 490 250 芯片连接I/O 1195 1970 3585 芯片直径(mm) 300 300 450
第十章基本咒刻工艺--从曝到最终检验 3 有关光学系统分辨率控制、改进的曝光源、曝 光问题、掩膜版薄膜等问题参见10.2~10.4节 晶园表面问题 晶园表面问题主要是指晶园表面的条件,包 括表面的反射率、表面地形差异、多层刻蚀等 易于反射的射线 N十 底基 光刻胶里的反射现象:
第十章 基本光刻工艺------ 从曝光到最终检验 -3- ◼ 有关光学系统分辨率控制、改进的曝光源、曝 光问题、掩膜版薄膜等问题参见10.2~10.4节。 ◼ 晶园表面问题 晶园表面问题主要是指晶园表面的条件,包 括表面的反射率、表面地形差异、多层刻蚀等。 光刻胶里的反射现象: 易于反射的射线 底基 光刻胶
第十章基本光刻工艺--从曝光到最终检验 反射问题在表面有很多阶梯(也称为复杂 地形)的晶园中尤为突出,这些阶梯的侧面将 入射光以一定角度反射入光刻胶里,引起图形 分辨率不好,其中一个独特的现象就是阶梯处 发生光干涉现象从而引起阶梯图形出现“凹 (b)
第十章 基本光刻工艺------ 从曝光到最终检验 -4- 反射问题在表面有很多阶梯(也称为复杂 地形)的晶园中尤为突出,这些阶梯的侧面将 入射光以一定角度反射入光刻胶里,引起图形 分辨率不好,其中一个独特的现象就是阶梯处 发生光干涉现象从而引起阶梯图形出现“凹 口”
第十章基本光刻工艺--从曝光到最终检验 防反射涂层(ARc 防反射涂层是在涂光刻胶之前在晶园表面涂 层物质用来帮助光刻胶成像(见图10.15)。防 反射涂层对成像过程有几点帮助: 1)平整晶园表面; 2)防反射涂层切断了从晶园表面反射的光线; 3)还能降低驻波效应和增强图形对比度 存在的问题 增加额外的涂层工艺和烘焙工艺,可能会使 膜厚度和显影过程变得难控制,曝光时间也相应 地增加30~50
第十章 基本光刻工艺------ 从曝光到最终检验 -5- ◼ 防反射涂层(ARC) 防反射涂层是在涂光刻胶之前在晶园表面涂 一层物质用来帮助光刻胶成像(见图10.15)。防 反射涂层对成像过程有几点帮助: 1)平整晶园表面; 2)防反射涂层切断了从晶园表面反射的光线; 3)还能降低驻波效应和增强图形对比度。 ◼ 存在的问题 增加额外的涂层工艺和烘焙工艺,可能会使 膜厚度和显影过程变得难控制,曝光时间也相应 地增加30~50%
第十章基本咒刻工艺--从曝到最终检验 6 平整化 随着光刻次数的增加,晶园表面变得高低不 平,如图所示。平整化技术包括:1)复层光刻 胶工艺;2)工艺层平整化;3)回流技术;4)化 学机械研磨。易于反射的射线 掩膜版 光刻胶 金属 底基
第十章 基本光刻工艺------ 从曝光到最终检验 -6- ◼ 平整化 随着光刻次数的增加,晶园表面变得高低不 平 ,如图所示。平整化技术包括:1)复层光刻 胶工艺;2)工艺层平整化;3)回流技术;4)化 学机械研磨。 掩膜版 光刻胶 金属 底基 易于反射的射线
第十章基本光刻工艺--从曝光到最终检验 7 复层光刻胶 开始 涂第一层 烘焙第一层引起轻微流动 3.涂第二层,进行显影工艺 4.第一层无掩膜曝光 5.第一层显影 6.刻蚀和剥离
第十章 基本光刻工艺------ 从曝光到最终检验 -7- ◼ 复层光刻胶 开始 1. 第一层 涂 2. 焙第一层引起轻微流动 烘 3. 第二层,进行显影工艺 涂 4. 一层无掩膜曝光 第 5. 一层显影 第 6. 蚀和剥离 刻
第十章基本咒刻工艺--从曝到最终检验 8 z开始 1.涂第一层 2.烘焙第一层引起 轻微流动 3.引入“硬层” 4.顶层光刻胶的旋转 曝光和显影 5.刻蚀硬层 6.无掩膜曝光显影 平整层 7.刻蚀表层
第十章 基本光刻工艺------ 从曝光到最终检验 -8- 开始 1. 第一层 涂 2. 焙第一层引起 烘 微流动 轻 3. 入“硬层” 引 4. 层光刻胶的旋转, 顶 光和显影 曝 5. 蚀硬层 刻 6. 掩膜曝光显影, 无 整层 平 7. 蚀表层 刻
第十章基本咒刻工艺--从曝到最终检验 铜制程工艺 随着器件密度的增加,金属层数也不断 增加,各金属层之间使用导电介质连接,导 电介质被称为连接柱或连接栓。钨虽然是很 好的金属材料,但刻蚀工艺比较复査。目前 铜逐渐代替了铝来作为金属导体,但铜的工 艺又 能同时做出连接柱的工艺称作铜制程,是 种嵌入式工艺过程,首先使用传统的光刻工 艺刻出沟道,然后用所需的金属填充沟道, 金属淀积并溢出沟道覆盖晶园表面。接着使 用CMP(化学机械研磨)将溢出的金属磨去, 只留下沟道内的金属线(见下图)
第十章 基本光刻工艺------ 从曝光到最终检验 -9- ◼ 铜制程工艺 随着器件密度的增加,金属层数也不断 增加,各金属层之间使用导电介质连接,导 电介质被称为连接柱或连接栓。钨虽然是很 好的金属材料,但刻蚀工艺比较复查。目前, 铜逐渐代替了铝来作为金属导体,但铜的工 艺又引入了一大堆新问题,一种既使用铜又 能同时做出连接柱的工艺称作铜制程,是一 种嵌入式工艺过程,首先使用传统的光刻工 艺刻出沟道,然后用所需的金属填充沟道, 金属淀积并溢出沟道覆盖晶园表面。接着使 用CMP(化学机械研磨)将溢出的金属磨去, 只留下沟道内的金属线(见下图)
有关详细内容将金属线和连接栓产 第十章基本刻工艺--从曝到最终裣 10 在以后介绍。 中间 绝缘层 晶圆 ←金属填充 晶圆 CMP去除 溢出的金属 晶圆
第十章 基本光刻工艺------ 从曝光到最终检验 -10- 有关详细内容将 在以后介绍