§5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法

一、单项选择题(本大题共15小题,每小题2分,共30分) 在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.在杂质半导体中,多数载流子的浓度取决于() A.本征半导体 B.温度 C.杂质浓度 D.掺杂工艺

一、单项选择题(本大题共16小题,每小题2分,共32分) 在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.要得到P型杂质半导体,在本征半导体硅或锗的晶体中,应掺入少量的() A.三价元素 B.四价元素 C.五价元素 D.六价元素

一、单项选择题(本大题共16小题,每小题2分,共32分) 在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.要得到N型杂质半导体,在本征半导体硅或锗的晶体中应掺入少量的() A三价元素 B.四价元素 C五价元素 D六价元素

一、单项选择题(本大题共15小题,每小题2分,共30分) 在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分 1要得到P型半导体,可在本征半导体硅或锗中掺少量的() A三价元素 B.四价元素 C.五价元素 D六价元素

一、单项选择题(本大题共16小题,每小题2分,共2分)在每小题列出的四个备选项中只有一个是符合题目要求的。请将其代码填写在题后的括号内。错选、多选或未选均无分。 1半导体三极管处在放大状态时是() AC结正偏e结正偏 B.c结反偏e结反偏 C.c结正偏e结反偏 Dc结反偏e结正偏

一、单项选择题(在每小题的四个备选答案中选出一个正确答案,并将其号码填在题干的括号内。每小题2分,共28分) 1.从提高晶体管放大能力出发,除了将晶体管基区做得很薄,且掺杂浓度很低之外 ,工艺上还要采取如下措施:() A.发射区掺杂浓度高,集电结面积小 B.发射区掺杂浓度高,集电结面积大 C.发射区掺杂浓度低,集电结面积小 D.发射区掺杂浓度低,集电结面积大

4.1 概述 4.2 组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路 4.4 组合逻辑电路中的竞争-冒险现象

8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

6.1 概述 6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路 6.5 时序逻辑电路中的竞争-冒险现象