5.1 时序逻辑电路概述 5.2 同步时序逻辑电路的分析 5.3 同步时序逻辑电路的设计 5.4 异步时序逻辑电路 5.5 计数器 5.6 寄存器

• 1.MSI的应用 • 2.组合逻辑电路的分析方法 • 3.组合逻辑电路的设计方法 Sec3.1 概述 Sec3.2 组合逻辑电路的分析方法 Sec3.3 组合逻辑电路的设计方法 Sec.3.5 多路选择器 Sec3.6 译码器 Sec.3.7 组合逻辑电路的VHDL设计方法 • Sec3.7.1 VHDL设计语言 • Sec3.7.2 用VHDL设计全加器 • Sec3.7.3 VHDL多路选择器设计 • Sec3.7.4 VHDL设计译码器方法

3-1引言 3-2傅氏变换的几种可能形式 3-3周期序列的DFS 3-4DFS的性质 3-5DFT--有限长序列的离散频域表示 3-6DFT的性质 3-7抽样Z变换--频域抽样理论 3-8利用DFT对连续时间信号的逼近

信号与系统的分析方法有时域、变换域两种。时域分析法 1.连续时间信号与系统:信号的时域运算,时域分解,经典时域分析法,近代时域分析法,卷积积分。 2.离散时间信号与系统:

一.判断线性系统 x(n) y(n) T[] 如果y(n)=[x1(n),y2(n)=T[x2(n) 有 Ta1x1(n)+a2x2(n)=a1[x1(n)+a2T[x2(n) 则系统为线性系统

第三章组合逻辑电路的分析与设计 3、1逻辑代数 一、逻辑代数的基本公式

基本的逻辑关系是与或非,一个复杂的逻辑函数是 由这些基本关系组合而成的。 基本的逻辑门是与或非门,一个复杂的逻辑电路是 由这些基本逻辑门连接成的。 门电路是逻辑关系的基本硬件单元。按制作工艺的 不同,可分为双极型逻辑门和MOS型逻辑门

ECL门的优点是速度快,因为它不用饱和态。 另一优点是工作电流平稳,没有动态尖峰。ECL门的缺点是高、低电平太接近(约0.8V) 抗干扰能力差。另一个缺点是功耗较大

(一)、CMOS反相器工作原理 CMOS电路的结构特点是: 一个N沟道管和一个P沟道管配 G 对使用,即N、P互补(Comp- T lementary)

同步计数器由若干个触发器组成,触发器的时钟端 都连在一起,触发器输出是同步更新的,因此称为同步 计数器。 由多个触发器的输出构成二进制计数值的各位,其 变化符合计数规律,加1或减1